D类功放IC设计时注意的关键点

《D类功放IC设计时注意的关键点》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、D类功放IC设计时注意的关键点2010-10-2823:24:39

2、分类：默认分类I标签：ernfdeadtimemosfet电流输出

3、字号订阅在D类功放IC设计应用屮需注意以下几点：1Deadtime(死区校正)全桥MOSFET管轮流成对导通，理想状态一对导通，另一对截止，但实际上功率管的开启关断有一个过程。过渡过程中，必有一瞬间，如图3所示,在IN1/IN3尚未彻底关断时IN2/IN4就已开始导通；因MOSFET全部跨接于电源两端，故极端的时间内，可能会有很人的电压电流同时加在4个MOSFET上，导致功耗很大，整体效率下降，而口器件温升加剧，烧坏M

4、OSFET,降低可靠性。为避免两对MOSFET同处导通状态，引起有潜在威胁的很大短路电流，应保证一对MOSFET导通和另一对MOSFET截止期间有一个很短的停滞死区时间(Dead-time),这个时间由Logic逻辑控制器控制，以有效保证一组MOSFET关断后，另一组MOSFET再适吋开启，减小MOSFET损耗，提高放大器效率。但Deadtime设置不当,将出现如下问题:(1)输出信号中将产生毛刺，造成电磁干扰，也即死区时间内，IN1/IN3都关断。完全失控的输出电压将受到图6(a)中体二极管电流的影响(体二极管电流的形成，参见下文EMI节)，输出波形

5、屮将出现毛刺干扰。(2)Deadtime过人，输出波形中出现的毛刺包含的能量将持续消耗在体二极管中，以热能形式消耗能量，严重影响芯片工作稳定性和输出效率。(3)Deadtime过长，影响放人器线性度，造成输出信号交越失真，时间越长，失真越严重。2EMI(Electro-MagneticInteRFerence)EMI主要由MOSFET体二极管反向恢复电荷形成，具体产生机理如图6所示。⑹波形形成图(b)输出波形图6EMI形成示意第一阶段，MP—MOSFET导通，有电流流过MOSFET和后级LPF电感；第二阶段，全桥进入Dead-time期间，MP1木身关

6、断，但其体二极管依然导通，保证后级电感继续续流；第三阶段，Deadtime期结束，MN1导通憐间，若MP1体二极管存储的剩余电荷尚未完全释放，则憐间释放上一次导通期间未释放的存储电荷，导致反向恢复电流激增，此电流趋向于形成一个尖脉冲，最终体现在输出波形上，如图6(b)所示。因此，输出频谱会在开关频率以及开关频率倍频处包含人量频谱能量，对外形成EML为抑制EMI,以降低输出方波频率，减缓方波顶部脉冲为口的，将-•些内部EMI消除电路新技术应用于新产品中：(1)Dithero扩展频谱技术，即在规定范围内，周期性调整三角波采样时钟频率，基波和高次谐波避开敏感

7、频段，使输岀频谱能量平坦分散；(2)增加主动辐射限制电路，输出瞬变时，主动控制输岀MOSFET栅极,以避免后级感性负载续流引起高频辐射。3印制板PCB布局设计规则⑴因输出信号含大量高频方波，需将加入的低失真、低插入损耗LC滤波电容和铁氧体电感低通滤波器件紧密靠近功放，将承载高频电流的环路面积减至最小，以降低瞬态EMI辐射。(2)因输岀电流大，音频输岀线径要宽，线长要减短，故需降低无源电阻RP和滤波器电阻RF,提高负载电阻RL比值，提高输出效率。(3)PCB底部是热阻最低的散热通道，功放底部裸露散热铜皮而积要大,应尽可能在敷铜块与临近具冇等电势的引脚以及

8、英他元件间多覆铜，裸露焊盘相接的敷铜块用多个过孔连接到PCB板背而英他敷铜块上，该敷铜块在满足系统信号走线要求下，应具有尽可能大的而积，以保证芯片内核通过这些热阻最低的敷铜区域有最佳散热特性。(4)大电流器件接地端附近，多加过孔，信号若跨接于PCB两层间，多加过孔提高连接可靠性，降低导通阻抗。(5)信号输入端元件焊盘和信号线与输出端保持适当间距，关键反馈网络器件置放在输入/输出PCB布局模块屮间，防止输出端EMI幅射影响输入端小信号。(6)地线、电源线远离输入/输岀级，采用单点接地方法。