[工作]中规模组合逻辑电路的设计实验3

《[工作]中规模组合逻辑电路的设计实验3》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、计算机电子信息工程学院实验报告成绩课程名称指导教师实验FI期院（系）专业班级实验地点学生姓名学号实验项目名称实验三、中规模组合电路设计实验一、实验目的和要求1、了解中规模集成电路的使用方法。2、掌握屮规模集成电路设计纽合电路的方法3、通过实验验证设计的正确性4、训练正确接线与排除故障的能力。二、实验原理1、二进制译码器乂称变量译码器，用于表示输入变量的状态，若有n个输入变量，则有个输出端供其使卅，每一个输出端所代表的函数对应于n个输入变量的最小项，即。因此，二进制译码器配合上与非门能够实现函数。2、数据选择器乂称多路选择开关。数据选择器的主要作用是在地址码的控制下，从多个输入数据中选择其中一个

2、送至输出端。通常把数据输入端的个数称为通道数。它除了具有选择信息的功能外，更广泛地用來形成各种逻辑函数。三、主要仪器设备或材料1、SZL-1型实验箱1台2、3线-8线集成译码器74LS1381片3＞四选一数据选择器74LS1531片4、其他必要的门电路。四、实验方法与步骤（可加附页）1、测试3线-8线集成译码器74LS138的逻输功能。AVCCBYOCY1G2AZY2G2BZY3G1Y4Y7Y5GNDY6实验图如上所示，改变输入端AAA。的逻辑状态(000-111),用0,1显示并记录输出端忆，K,人，乙，E，人，岭的逻辑状态，并把结果记如下表中。序号输入输出S】S)+S§A.XA&打A打打>

3、5>6>70100001000000011000101000000210010001000003100110001000041010000001000510101000001006101100000001071011100000001禁止0d0011111111°0e111111112、译码器作为脉冲分配器的应用。实验如所示使能端S1加高电平，1战连续脉冲信号加到亍端，可端接地，输入端AAA。作地址端依次改变AAA。的逻辑状态(000-111),观察输出端忆，K，可，厂，X，可，巧的变化。10Hz/50%ABCABD2217NGGGYGvccYOYly2Y3Y4Y5r6161314131211

4、10741383、利用3线-8线集成译码器74LS138设计组合电路一位全加器。（在附加页）五、实验数据记录、处理及结果分析根据实验数据记录，由此得出结论：通过对设计的电路分析和实验数据的分析、其逻辑功能,实验成功。六、讨论、心得计算机电子信息工程学院实验报告（附页）HcTAZBZDABCG2G2G1Y7GN1112盜丄山28cDecBAYc22N222V1A1BNC1CID1YGN8YOY1Y2Y3Y4Y5Y6y217474138改变A2A1A。的逻辑状态（000-111）,观察输岀端Fl,F2的变化，并记录填入下表中。序号输入输出SiSr+S3Az44）FlF201000000110001

5、102100101031001101410100105101010161011001710111114、测试74LS151的逻辑功能C&A32:1:OYW22C2C2C2C2/3210JD1GB1C21C1C1YGN如上图所示，将74LS151连接到实验箱上，测试其逻辑功能。做记录，填入下而表格中，并分析其功能。输入输出DAiA-2sYXXX10Do000DoDi010Did2100d2D.3110d3专业好文档精心整理欢迎下载