ModelsimQuestaSim教程基础篇_计算机软件及应用_IT计

《ModelsimQuestaSim教程基础篇_计算机软件及应用_IT计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、2015-08-2817:44661人阅读评论（0）收藏举报：=分类：FPGA（12）▼

2、版权声明：木文为廨主原创文章，未经博主允许不得转载。写完HDL代码，当然要仿真一下，这时可以使用quartus自带的qsim或者ISE印带的isim来仿真，但是，业界推荐使用Modelsim。Modelsim的版本比较多，-般是用功能最全的SE版，不建议用AE/ASE/XE等其它版本。其中，AE/ASE是集成了Altera库的版木（仿真quartus的IP核，会轻松很多），XE是集成了Xilinx库的版本（仿真ISE的IP核，会轻松很多）。QuestaSim其实就是Modelsim的扩展版

3、，增加了SystemVerilog仿真的功能，除此Z外，几乎没区别。这里以QuestaSim为例，介绍如何使用testbench来仿真HDL代码。这里，不建议使用quartus或者ISE直接调用QuestaSim（问题多多），而是在QuestaSim下新建工程。1、准备好HDL和testbench文件。因为QuestaSim不支持原理图输入方式，所以，如果你的T程有原理图的话，一定要先转成HDL（在本博客的《彻底掌握Quartus》有介绍）。然后，在Assignments->Settings。AssignmentsProcessingToolsWindowHelp爭d暫Devi

4、ce...JSettings..・Ctrl+Shift+E设置好仿真工貝，这里选Modelsim就可以了。2015/8/282015/8/28vCompilationProcessSettingsEarlyTimingEstimateIncrementalCompilationPhysicalSynthesisOptimizationsvEDAToolSettings在Processing->Start->开始*成testbench模板°StartEquationWriter(Post-synthesis)StartEquationWriter(Post-fitting)Sta

5、rtTestBenchTemplateWriter胡StartEDASynthesis如果成功生成模板的话，会有如下字样显示。Command:cruBrtydB--gs_files=<]GeneratedVerilogTestBenchFile]X:/WorkDi:QuartusII64-BitEDANetlistWriterwassu(在工程冃录下，simulationmodelsim文件夹里，可以找到这个tb文件。再把HDL文件和tb文件都拷贝在一个文件夹里面，如下图所示。»快盘(X:)>WorkDir>ProQuestaSim>sqrtsim修改日期sqrtsqrtvl

6、gtst2、仿真。新建丁•程。■QuestaSim-6410.2cFileEditViewCompileSimulateNewFolderOpen…SourceLoad卜Project..填好工程名和工程H录c■CreateProjectProjectLocationX:/WorkDir/ProQuestaSim/sqrt_simBrowse...IDefaultLibraryName

7、workCopyS皀ttingsFromasim6410e2c/iBrowse...ICopyLibraryMappings「Refer皂neeLibraryMappingsOKICancel

8、

9、添加已存在的文件（就刚才淮备好的HDL文件和tb文件）。Clickontheicontoadditemsofthattype:DCreateNewFileAddExistingFile这里Referencefromcurrentlocation是引用文件路径，而Copytoprojectdirectory是拷贝到工程目录，这里选择引用就可以了，因为上一步己经拷贝好了。■AddfiletoProject—FileNamek:/WbrkDir/ProQuestaSim/sqrim/aqrt・vX:/WoBrowse...Addfileastypedefault金Referencef

10、romcurrentlocation「CopytoprojectdirectoryOKCancel修改一下口动牛成的testbench模板，让它能产牛•正确的激励。initialbeginforeverbeginn_rst=1'bl;en=1'bl;elk=1'bO;#10elk=l'bl;#10;endendinitialforeverbeginD^'bO;#800D=Srandom;#800；end如果HDL文件里面，川到req型变量，就必须全部对它们赋初值。当然，这个初值是仿真时用的，