EDA课程设计——篮球球比赛计分器

《EDA课程设计——篮球球比赛计分器》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、«电子设计自动化EDA技术＞＞课程设计报告题目：篮球比赛记分牌姓名：院系：专业：学号：指导教师:完成时间：年月日寺匕匕匕匕殳马来厶冃厶冃诂rfl姗EDA朝是齢仙a:」m£:iE仿力计统方用管时统能设系计利示迫系的在计设显评定成绩指导教师评语课程设计等级目录1课程设计题目'内容与要求1.1设计内容1.2具体要求2系统设计2.1设计思路2.2系统原理3系统实现4系统仿真5硬件验证（操作）说明……6总结7参考书目一.课程设计题目.内容与要求1.1课程设计的题目：篮球比赛记分牌1.2课程设计内容：1、根据比赛实际情况记录

2、两队得分，罚球进的1分，进球的2分;2、记分牌要具有纠错功能，能减1分、2分功能；3、利用3个译码显示管输出比赛的分；二、系统设计2.1设计思路：篮球比赛记分牌是记录两队比赛的得分情况，并能够进行纠错功能；根据系统设计的要求，篮球记分牌的电路原理框图如下：2.2系统原理与设计说明系统各个模块的功能如下：1、D触发器电路模块实现翻转功能当出错时，输出为1,使电路回到上一个正确的状态。2、4为二进制全加器电路模块实现加法计数功能。3、移位寄存器电路模块保存比赛两队得分情况的4个相邻状态，出错时将调用上一个正确状态。4

3、、二选一数据选择器电路模块用来控制移位寄存器5、LED数码管驱动电路模块三、系统实现各模块电路的源程序如下：1、D触发器电路模块及程序：DCLKQSETQBRESETSYNC_RSDFFset输入(Q=1),清零应该可以用复位键reset吧(Q=0)。libraryieee;useieee.std」ogic_1164.all;entitysync_rsdffisport(d,clk:instd」ogic;set:instdloaic;reset:instdjogic;q,qb:outstdjogic);endsy

4、nc_rsdff;architecturertl_arcofsync_rsdffisbeginprocess(clk)beginif(clk'eventandclk=T)thenif(set='O'andreset=T)thenqv=T;qb<=,0,;elsif(set=Tandreset='O')thenq<=0,;qb<=1,；elseq<=d;qb<=notd;endif;endif;endprocess;endrtl_arc;2、移位寄存器模块电路及程序:SHFTREG—DIR—CLK—CLR—SETD

5、ATA-OUT[3.•O]—CE—LOAD—SI—DATA[3.•O]LlibraryIEEE;useIEEE.std_logic_1164.all;entityshft_regisport(DIR:instd_logic;CLK:instd_logic;CLR:instd」ogic;SET:instd_logic;CE:instd_logic;LOAD:instd_logic;SI:instd_logic;DATA:instd_logic_vector(3downto0);data_out:outstd」ogi

6、c_vector(3downto0)）；endshft_reg;architectureshft_reg_archofshft_regissignalTEMP_data_out:std_logic_vector(3downto0);beginprocess(CLK)beginifrising_edge(CLK)thenifCE=*rthenifCLR=*rthenTEMP_data_out<=”0000“；elsifSET=TthenTEMP_data_outv二Till”；elsifLOAD=4*thenTEM

7、P_data_out<=DATA;elseifDIR=TthenTEMP_data_out<=SI&TEMP_data_out(3downto1);elseTEMP_data_out<=TEMP_data_out(2downto0)&SI;endif;endif;endif;endif;endprocess;data_outv=TEMP_data_out;endarchitecture;3、二选一数据选择器电路模块及程序:entitymuxisport(do41：inbit;sekinbit;q:outbit);

8、endmux;architectureaofmuxisbeginq<=(doandsel)or(notseianddl);enda;4、加法计数器的电路模块及程序:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYadd4ISPORT(al,a2,a3,a4:INSTD_LOGIC;bl,b2,b3,b4:INSTD_LOGIC;s