ARM嵌入式期末复习

《ARM嵌入式期末复习》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一、名词解释1、嵌入式微控制器MCU,乂名单片机，将整个计算机系统集成到一块芯片中。与微处理器相比，最大特点是单片化，体积减小，功耗和成木下降、可靠性提高,是目前嵌入式系统工业的主流。2、RTOS实时操作系统，针对不同处理器优化设计的高效、实时、多任务内核。3、嵌入式系统以应用为屮心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统4、JTAGJTAG（JointTestActionGroup,联合测试行动小组）是一种国际标准测试协议,主要

2、用于芯片内部测试及对系统进行仿真、调试。1、IP核IP核是一段具有特定电路功能的硬件描述语言程序，该程序与集成电路工艺无关，可以移植到不同的半导体工艺屮去生产集成电路芯片。2、流水线技术是将-个重复的吋序分解成若干个子过程，而每一个子过程都可有效地在其专用功能段上与其他子过程同时执行。3、MMU内存管理单元包含指令cache,指令MMU,数据cache,数据MMU4、DMA这是指-种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，既不通过CPU,也不需要CPU干预。5、交叉编译环境交

3、叉编译是指，在某个主机平台上用交叉编译器编译出可在其他平台上运行的代码的过程。二、简答题1、ARM处理器的工作状态与切换方法ARM处理器冇32位ARM和16位Thumb两种工作状态。在32位ARM状态下执行字对齐的ARM指令，在16位Thumb状态下执行半字对齐的Thumb指令。ARM处理器在两种工作状态之间可以切换，切换不影响处理器的模式或寄存器的内容。（1）当操作数寄存器的状态位（位［0］）为1时，执行BX指令进入Thumb状态。如果处理器在Thumb状态进入异常，则当异常处理返冋时，自动转

4、换到Thumb状态。（2）当操作数寄存器的状态位（位［0］）为0时，执行BX指令进入ARM状态，处理器进行异常处理。在此情况下，把PC放入异常模式链接寄存器中。从异常向量地址开始执行也可以进入ARM状态。2、ARM的寄存器及作用：PC、SP和LR分别使用哪个寄存器，CPSR寄存器屮的条件码标志、中断禁止位、处理器模式标志位的含义PC：R15,SP：R13,LR：R14条件码标志的通常含义如下：•N：如果结果是带符号二进制补码，那么，若结果为负数，则NT；若结果为止数或0,则N=0。•乙若指令的结

5、果为0,则置1（通常表示比较的结果为“相等”），否则置0oC：可用如下4种方法之一设置：一一加法（包括比较指令CMN）。若加法产生进位（即无符号溢出），则C置1；否则置0。一一减法（包括比较指令CMP）。若减法产生借位（即无符号溢出），则C置0；否则置1。一一对于结合移位操作的非加法/减法指令，C置为移出值的最后1位。一一对于其他非加法/减法指令，C通常不改变。•V：可用如下两种方法设置，即一一对于加法或减法指令，当发生带符号溢出时，V置1,认为操作数和结果是补码形式的带符号整数。一一对于非加法

6、/减法指令，V通常不改变。中断禁止位：I：置1,则禁止IRQ中断;F：置1,则禁止FIQ中断。M4、M3、M2.Ml和MO（M[4:0]）是模式位，决定处理器的工作模式，P39表2.3.1所列3、图示XScale架构的系统结构，系统结构内部件的主要功能InstructionCache32Kbytes32WaysLockablebylineMicroprocessor7StagepipelineDataCache/Max32Kbytes/32Ways/,wrBackor/DataRamWR・Th

7、rough/Max28KbytesHitundermiss/Re-Mapofdata/cacheMini-DataCache2Kbytes2WaysBranchTargetBuffer128EntriesDMMU32entryTLBFullyassociativeLockablebyentryFillBuffer4・8entriesPerformaneeMonitoringDebugHardwareBreakpointsBranchHistoryTableIMMU32entryTLBFullya

8、ssociativeLockablebyentryMACSinglecyclethroughput(16*32)16-bitSIMD40-bitaccumulatorWriteBuffer8entriesFullcoalescingJTAG（1）7级超流水线（2）乘/累加器MAC（Multiply/Accumulate）…・DSP功能的40位乘/累加器■…单周期的16X32位操作…•单指令多数据流SIMD的16位操作(3)存储器管理部件(MMU)■…识别可快存和不可快存(Cacheableor