济南大学数字电路与数字逻辑模拟试卷

济南大学数字电路与数字逻辑模拟试卷

ID:41723040

大小:204.42 KB

页数:12页

时间:2019-08-30

济南大学数字电路与数字逻辑模拟试卷_第1页
济南大学数字电路与数字逻辑模拟试卷_第2页
济南大学数字电路与数字逻辑模拟试卷_第3页
济南大学数字电路与数字逻辑模拟试卷_第4页
济南大学数字电路与数字逻辑模拟试卷_第5页
资源描述:

《济南大学数字电路与数字逻辑模拟试卷》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、济南大学XX-XX学年第一学期考试试卷(模拟卷)课程数字电路与数字逻辑授课教师考试时间年月日考试班级姓名学号题号一二三四五六七八总分得分(郑重提醒:所有题目答案必须写在专用答题纸上,否则不得分!!!)一、单项选择题(每小题1.5分,共30分。把答案填在指定表格内):1.和二进制数(1100110111.001)等值的十六进制数是()。(A)337.2(B)637.2(C)1467」(D)C37.42.和二进制数1100对应的格雷码是()o(A)0011(B)1100(C)1010(D)01013.TTL电路中,输11!高电平V°H电压的标称值是()。(A)0.

2、3V(B)2.4V(C)3.6V(D)5V4.若干个具有三态输出的电路输出端并联接到一点工作时,必须保证()(A)任何时候最多只能有一个电路处于高阻态,其余应处于工作态。(B)任何时候最多只能有一个电路处于工作态,其余应处于高阻态。(C)任何吋候至少要有两个或三个以上电路处于工作态。(D)以上说法都不正确。5.A+B+C+A+AB二()(D)A+B+C(A)A(B)A(C)l6.下列等式不成立的是()(A).A+AB=A+B(B).(A+B)(A+C)二A+BC(C).AB+AC+BC二AB+BC(D).AB+AB+AB+AB=I1.欲对全班53个同学以二进制

3、代码编码表示,最少需要二进制的位数是()(A)5(B)6(C)10(D)532.一个T触发器,在T=1时,来一个时钟脉冲后,则触发器()。(A)保持原态(B)置0(C)置1(D)翻转3.在CP作用下,欲使D触发器具有(^+]=QH的功能,其D端应接()。(A)l(B)0(C)Qn(D)Qn4.比较两个两位二进制数A=A

4、A0和B二B]B(),当A〉B时输出F=l,则F的表达式是()。(A)F=A

5、3](B)F=A〕观+3]+3°(C)F=£B]+£©Bx人)Bo(D)F=A}Bx++B°11・能将输出端直接相连,完成线与逻辑的电路有()A.TTL与门B.或门C

6、.三态门D.三极管非门12.若将一TTL异或门(输入端为A,B)当作反相器使用,则A、B端应该按()方式连接。A.A或B中有一个接1B.A或B中有一个接0C・A和B并联使用D.不能实现13.双向数据总线可以釆用()构成。A.译码器B.三态门C・与非门D.多路选择器14.下列电路中,属于组合逻辑电路的是()。A.计数器B.寄存器C.数据选择器D.触发器15.组合逻辑电路主要由()组成的。A.触发器B.门电路C.计数器D.寄存器16.若JK触发器的原状态为0,欲在CP作用后仍保持为0状态,则驱动方程应为()。A.J=K=1B.J=l,K=0C.J=0,K=XD.J

7、=X,K=X17.设计36进制的计数器至少需要()个触发器。A.3B.4C.5D.612.一个4位移位寄存器原来的状态为()000,如果串行输入始终为1,则经过4个移位脉冲后寄存器的内容为()。A.0001B.0111C.1110D.111113.同步时序计数器是指()的计数器。A.由同类型的触发器构成的计数器B.各触发器时钟连在一起,统一由系统时钟控制C.可用前级的输出作后级触发器的时钟D.可用后级的输出作前级触发器的吋钟14.ROM电路由地址译码器和存储体构成,若译码器有十条地址输入线,则最多可选通()存储字。(A)10(B)102(C)210(D)104

8、二、填空题:(每空2分,共20分)1.A+A=;2.F=++0的反函数戶二,其对偶函数为F*二o3.TTLfl电路的输入端悬空,逻辑上相当于接电平,但容易接受干扰。4.与非门的多余输入端应接电平,或非门的多余输入端应接电平,以保证正常的逻辑功能。5.能够实现"线与”逻辑的TTL门电路叫。6.一个有10条地址线、8位数据输出的ROM芯片,其存储容量为o7.JK触发器的特性方程为。三、是非题:(每小题1分,共10分。正确的打丁,错误的打X。答案填在指定表格内)1.一个逻辑函数的对偶式只是将逻辑函数屮的原变量换成反变量,反变量换成原变量。2.卡诺图方格中1所对应的最

9、小项之和组成原函数。3.维持阻塞D触发器克服了空翻。4.双向移位寄存器电路中没有组合逻辑电路。5.锁存器是克服了空翻的寄存器。6.或非门组成的RS触发器的约束条件是RS=0o7.经典TTL与非门的输出端不可以直接并联使用。8.两输入端的异或门无法作为非门来使用。1.在计算机系统中,三态门可以组成单向总线,但无法实现双向总线。2.OC结构的与非门工作时,输出端必须外接电阻到电源才可以使用。四、(本题8分)化简具有约束的逻辑函数Y=++给定的约束条件为:A^B^CD+A^B^C^D+AB^C^D+A^B^C^D+ABCD+ABC•D+A^B^C^D=0五、(本题8

10、分)试画出维持阻塞D型触发器在下图所示

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。