数字钟设计与制作(参考新浪)

《数字钟设计与制作(参考新浪)》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，fl无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和吋序电路。因此，设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解在制作屮用到的各种中小规模集成电路的作用及实用方法•且由于数字钟包括•组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求㈠设计指标⑴

2、时间以12小时为一个周期；⑵显示时、分、秒；⑶有校时功能，可以分别对时及分进行单独校时，使其校止到标准时间；水⑷计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；⑸保证计吋的稳定及准确须由晶体振荡器提供表针时间基准信号。㈡设计要求⑴画出电路原理图；（2）0行装配和调试，并能发现问题和解决问题。⑶编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图1.数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。山于计数的起始时间不可能与标准时间（如北京时间）一致，

3、故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。译码驱动洋码驱动校时控制电路谕路恥电分频器电路a）数字钟组成框图i-al.1.晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走吋准确及稳定。不管是指针式的电/钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTLfJ电路构成;另一类是通过CMOS非门构成的电路，木次设计采川了后一种。如图（b）所示

4、，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似丁・止弦波的波形转换为鮫理想的方波。输出反馈电阻RI为非门提供偏置，使电路工作于放人区域，即非门的功能近似于一个高增益的反相放人器。电容C

5、、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个止反馈网络，实现了振荡器的功能。由丁晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。b）CMOS晶体振荡器1.时间记数电路一般采川1（）进制计数器如74HC2

6、90、74HC390等来实现时间计数单元的计数功能。木CR次设计中选择74HC390o由其内部逻辑框图町知，其为双2-5-10异步计数器,并每一计数器均有一个异步清零端（高电平有效）。秒个位计数单元为10进制计数器，无需进制转换，只需将Qa与CPB（下降沿有效）相连即可。CPa（下降沿有效）与1HZ秒输入信号相连，Qd可作为向上的进位信号与十位计数单元的CPa相连。秒十位计数单元为6进制计数器，需耍进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图2.4所示，其中Qc可作为向上的进位信号与分个位的

7、计数单元的CP,相连。十进制-六进制转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Qd作为向上的进位信号应与分十位计数单元的CP八相连，分十位计数单元的Qc作为向上的进位信号应与吋个位计数单元的CPa相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用1片74HC390实现24进制计数功能的电路如图（d）所示。（d）二十四进制电

8、路另外，图（d）所示电路中，尚余一2进制计数单元，正好可作为分频器2Hz输出信号转化为1Hz信号之用。2.译码驱动及显示单元电路选择74LS47作为显示译码电路；选择LED数码管作为显示单元电路。由74LS47把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这甲的LED数码管是采川共阳的方法连接的。计数器实现了对时间的累计并以8421BCD码的形式输送到74LS47芯片，再山74LS47芯片把BCD码转变为十进制数码送到数码管屮显示出来。1.校时电路数字钟应具有分校正和吋校正功能，因此，应截断分个位

9、和吋个位的直接计数通路，并采用正常计吋信号与校正信号可以随吋切换的电路接入其中。即为用COMS与或非门实现的吋或分校吋电路，Ini端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1Hz或2Hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向上时，因为校止信号和0相与的输出为0,而开关的另一端接高电平,正常输入信号可以顺利通过与或门，故校时电路处于正