数字式秒表设计(课程设计)

《数字式秒表设计(课程设计)》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、电子课程设计论文题目数字式秒表设计及进阶学院工学院班级学号姓名指导教师2009年7月3日内彖摘要本设计所实现的数字式秒表是电了设计技术屮最棊木的设计实验之一。该数字计数系统的逻辑结构较简单，是山微动开关、抖动消除电路、三状态控制电路、微分及整形淸零电路、上电复位电路、0・1秒脉冲发生器、闸门计数控制电路、译码及显示电路纽成的电子秒表,其中核心的部分为()・1秒脉冲发生器、计数、译码及显示电路部分，而其它部分是为使电子秒表在0.1〜9・9秒范围内测定时间附加上的一些外围控制电路。本设计报告山内容摘要、设计任务指标、系统方案论证、

2、元件清单、单元电路设计、电路图及电路工作原理、组装调试、设计成果的评价、课程设计心得体会和参考文献十大部分组成，力求将整个系统的设计过程、原理、以及心得体会完整的呈现出来。二、设计任务及指标1通过本课程设计计算、安装调试、资料整理、撰写报告等坏节，初步掌握电子设计方法以及完成数字秒表的电路设计。2利用基本RS触发器、脉冲发生器及计数、译码、显示等单元电路设计数字秒表。3由2位数码管显示计数时间，显示分辨率为0.1s,计时谋差小于5%04在实验装置上或者利用仿真软件完成数字秒表的线路连接和调试，实现上电自动淸零、启动计时显示、暂

3、停计时显示以及重新计时等控制功能。三、糸统设计方索论证1数字式秒表，首先需要一个数字显示。按设计要求，须川数码管来做显示器。题目要求最大记数值为9.9秒，则需要一个8段数码管作为秒位(有小数点)和一个7段数码管作为分秒位。要求计数分辨率为0.1秒，那么我们需要和应频率的信号发生器。选择信号发生器时，有两种方案：一种是用品体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。秒表核心部分——计数器，使用两个74LS390计数器构成，这种连接方式简单，使用元器件数量少。计数脉冲是由555定吋器构成的多谐振荡器

4、，产生10赫兹脉冲，如果精度要求高，也可采用石英振荡器。在选择译码器的时候,有多种选择,如74LS46,74LS47,74LS48等4・7线译码器。为了减小设计的误差，述需要设计在开关端设计消抖电路、微分电路、整形电路。为了满足上电复位,还应该设计上点复位电路。2系统框图如下：呵、设计所需元赛件材料清单如下图:数里

5、描述

6、蜃考标识

7、封装1274LS,74LS03DU1.U2IPC-7351DO142274LS.74LS74DU3.U4IPC-7351DO143374LS.74LS08DU5.U6.U15IPC-7351D

8、O144274LS.74LS390DU8.U9IPC-7351XDO1652DIODE,1N1202CD1.D2GenericDO-203AAV1RESISTOR,1D0QR11IPC-7351Chip-RD8[71CAPACITOR.2.2uFC4IPC-2221^2222C?PPA360D-3000X15081CAPACITOR.10nFC5IPC-2221^2222C?PPA360D-3000X1509274LS.74LS48DU12.U16IPC-7351DO161：1SEVEN_SEG_DECIMAL_CO

9、M._K_ORANU17Generic7SEG8DIP10A五、单元电路设计1.消抖电路:消抖原理：具有锁存功能所致，由两个集成与非门元件构成。接在机械开关K的后面,防止开关K在打开和闭合时一些假信号串入逻辑电路。2.上电复位电路：47K+5V2.2u复位电路的基木功能是：系统上电时提供复位信号，直至系统电源稳定后，撤销复位信号。为可靠起见，电源稳定后还要经一定的延时才撤销复位信号，以防电源开关或电源插头分-合过程中引起的抖动而影响复位。3.微分电路:C0.Olu山0.0m电容和1.5K电阻构成。从电容端加入的信号，经过电容

10、、电阻，在电阻端输出的信号波形相当于进行了一次微分，故称这种电路为微分电路。4.0.1s脉冲发生器：5VVS3/vcc31STOCT3SS■□3BONDTROUTRT=O.ls,f=10Hz=1/O.695(R1+2R2)C为产牛10H刁频率脉冲，经过计算并实际调整，方案为电容C=2.2u,定值电阻R1=430欧R2=27.4千欧。(经过仿真误差不超过2%)端口OUT为0.1s脉冲发生器的输出端口。5.计数器电路:双二一五一十进制加法计数器74LS390芯片功能简介:一16输出j—呢—vVcc2AZR2Qa28Z2Ob2Oc2

11、QdiTinrinF苗出如图所示，74LS390芯片内有两纽计数器，每纽计数器中有两个计数器（一个二进制、一个五进制），共有4个计数器。它们可以单独计数，清零信号是共用的，异步清零高电平有效,即RD=1清零。A、B为时钟脉冲信号入端,QDQCQBQA为输出端。该计数器可以根据