基于FPGA的相检宽带测频系统的设计

《基于FPGA的相检宽带测频系统的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于FPGA的相检宽带测频系统的设计在电子测量技术中，频率测量是最基本的测量之一。常川的测频法和测周期法在实际应川中具有较大的局限性，并且对被测信号的计数存在±1个字的误差。而在直接测频方法的基础上发展起来的等粘度测频方法消除了计数所产生的误差，实现了宽频率范围内的高精度测最，但是它不能消除和降低标频所引入的误差。木文将介绍的系统采用相检宽带测频技术，不仅实现了对被测信号的同步，也实现了对标频信号的同步，大大消除了一般测频系统中的±1个字的计数误差，并且结合了现场可编程门阵列（FPGA）,具冇集成度高、高速和高可靠性的特点,使频率的测量范围可达到1Hz〜2.4

2、GHz，测频精度在Is闸门下达到10-11数量级。测频原理本测频系统中采川的测频原理是相检宽带测频技术。在频率测量中，设标频信号为f0,被测信号为fX,则f0二A・fC,fX二B・fC,A、B是两个互素的正整数，称fC为1'0和fX的最大公因子频率fmaxc,其倒数为两频率的最小公倍数周期Tminco如果这两个信号的周期稳定，它们Z间的相位差变化也具冇周期性，周期即为Tminco设两信号的初始相位差为0（即初始相位重合），贝U经过N・Tminc（N为正整数）之后,它们的相位又会重合。因此,在一个或多个Tminc内对被测信号fX和标频信号f0分别计数得NX和NO

3、,则被测信号的频率可由式fX=fO・NX/NO得岀。在相位重合检测的测频电路中，测量的门时信号受单片机设置的参考门时以及被测信号和标频信号的相位雨合点的共同控制，但实际测就闸门的开启与闭合同被测信号和标频信号的相位重合点同步，这样能够冇效的消除传统测频方法中±1个字的误差。硬件组成和功能框图整个测频系统山多个功能模块纽成，包括数据处理、FPGA及其配宣、高频分频、信号整形和液晶显示等，其FPGA集合了相位重合点检测、同步闸门产生和定时计数等功能，主要硬件功能框图如图1所示。标频整形F°.ALTERA:EP1C3T144预置闸门A检测相位重合点及其■MCUjft

4、由MCU提供的预置何门No据处理产生同步闸门计数御Nx■—►被测整形Nx■高频分频•F打f及整形_电子开关专用配置芯片液晶显示图1系统主耍硕件功能框图本测频系统中FPGA芯片是采用ALTERA公司Cyclone系列的EP1C3T144,该器件采用TPFQ封装,拥有100个I/O口和2910个逻辑单元。本系统采）IJVerilogHDL和BlockDiagram/Schcmatic相结合的方法来对各功能模块进行逻辑描述，然后通过EDA开发平台，对设计文件自动地完成逻辑编译、逻辑化简、综合及优化、逻辑布局布线、逻辑仿真，最后对FPGA芯片进行编程，实现系统的设计要

5、求。FPGA配置采用了专用配置芯片EPCS1,用ByteBlasterII对其进行下载编程。MCU丄要实现的功能冇32位计数值的浮点转换及运算、预置闸门和将测杲结杲送至液晶显示。高频分频上要针对50IIIz以上的频率测戢，电路中采用分频比可编程的微波分频芯片MB510,最窩工作频率达2.4GHz,它自带放大整形电路，输出为ECL电平，应用十分简单。整形电路前级采用了高速场效应管放人，所以对于被测信号的灵敏度很髙，可达20mV左右，因此本系统对于电路板的设计要求是十分严格的。FPGA的模拟仿真木系统FPGA开发软件采用Altera公司开发的Quartus11软

6、件。9CarterE31.D]omcounterOOUTPUT••fenriuT_-——OclockwitCTlcounterO9courtGq(31J))xx-xxxxx.nO[Z^JTdata4xf7.01・nxpj23JTdata3x

7、7.01・0x(23^16).・・data2xf7..O]・•・・data1xf7..0l・ox(7.IJ..dMa0x

8、7.011s

9、原理图设计图2为FPGA整体原理图设计，其中标频fO和被测fX经过同和点检测模块qwen,产生的和位重合点信息见图3中的输出outll；sgate信号为MCU发出的预置闸门信号，与产生的同相点信号经D触发器模块形成了同步闸门tgatc来控制£0和fX的计数，计数值经总线控制转换后传送给MCLL)6G"*?/©辔Q»巧f►►.<8>fOfxa&ut!l吵scat・aoutlllUasUrTi・・Bar：420.42us小]Point*7.06MSInterval：・413.34usStart:图3QUARTUSII波形仿真图3中,釆用的仿真标频fO为lOMllz

10、.fX为9・0001MHz,outll