杭电计组实验8-实现R型指令CPU设计实验

杭电计组实验8-实现R型指令CPU设计实验

ID:41675364

大小:120.27 KB

页数:9页

时间:2019-08-29

杭电计组实验8-实现R型指令CPU设计实验_第1页
杭电计组实验8-实现R型指令CPU设计实验_第2页
杭电计组实验8-实现R型指令CPU设计实验_第3页
杭电计组实验8-实现R型指令CPU设计实验_第4页
杭电计组实验8-实现R型指令CPU设计实验_第5页
资源描述:

《杭电计组实验8-实现R型指令CPU设计实验》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实验报告2018年_月_日成绩:姓名阳光男学号16041321班级16052317专业计算机科学与技术课程名称《计算机组成原理与系统结构试验》任课老师张翔老师指导老师张翔老师机位号无实验序号8实验名称《实验八实现R型指令的CPU设计实验》实验吋间2018/5/25实验地点1教225实验设备号个人电脑一、实验程序源代码顶层LED测试模块:moduleTop_LED(clk,rst,SW,LED);inputclk,rst;input[2:0]SW;outputreg[7:0]LED;wireZF,OF;wire[31:0]ALU_F;top_R_cputest_cpu(rst,clk,

2、ZF,OF,ALU_F);always@(*)begincase(SW)3'bOOO:LED=ALU_F[7:O];3,b001:LED=ALU_F[15:8];3'b010:LED=ALU_F[23:16];3'b011:LED=ALU_F[31:24];3'bl00:beginLED[7:2]=0;LED[l]=OF;LED[0]=ZF;enddefault:LED=O;endcaseendendmodule顶层R型CPU模块:moduletop_R_cpu(inputrst,inputclk,outputZF,outputOF,output[31:0]F);regwrite_r

3、eg;wire[31:0]lnst_code;wire[31:0]R_Data_A;wire[31:0]R_Data_B;reg[2:0]ALU_OP;pcpc_connect(clk,rst,lnst_code);Register_fileR_connect(lnst_code[25:21],lnst_code[20:16],lnst_code[15:ll],write_reg,F,~clk,rst,R_Data_A,R_Data_B);ALUALU_connect(R_Data_A,R_Data_B?F,ALU_OP,ZF,OF);always@(*)beginwrite_reg

4、=O;ALU_OP二0;if(lnst_code[31:26]==0)begincase(lnst_code[5:0])6'blOOOOO:ALU_OPTblOO;6'bl00010:ALU_OP二彳blOl;6'bl00100:ALU_OP二彳bOOO;6'bl00101:ALU_OP二彳bOOl;6'bl00110:ALU_OP二却bOlO;6'blOO:Lll:ALU_OP二3'bOM;6'bl01011:ALU_OP二彳bllO;6'b000100:ALU_OP二彳bill;endcasewrite_reg=l;endendendmodulePC取指令模块:modulepc(

5、inputclkjnputrst,output[31:0]lnst_code);reg[31:0]PC;wire[31:0]PC_new;initialPCv二32'h00000000;lnst_ROMlnst_ROMl(.clka(clk),.addra(PC[7:2]),.douta(lnst_code));assignPC_new={24!hOOOOOO,PC_new[7:0]};always@(negedgeelkorposedgerst)beginif(rst)PC=32*h00000000;elsePC=PC_new;endendmodule寄存器堆模块:moduleRe

6、gister_file(R_Addr_A,R_Addr_B/W_AddGWrite_Reg,W_Data,Clk,Reset/R_Data_A,R_Data_B);input[4:0]R_Addr_A;input[4:0]R_Addr_B;input[4:0]W_Addr;inputWrite_Reg;input[31:0]W_Data;inputClk;inputReset;output[31:0]R_Data_A;output[31:O]R_Data_B;reg[31:0]REG_Files[0:31];reg[5:0]i;initial//仿真过程中的初始化beginfor(i

7、=0;i<=31;i=i+l)REG_Files[i]=O;endassignR_Data_A=REG_Files[R_Addr_A];assignR_Data_B=REG_Files[R_Addr_B];always@(posedgeClkorposedgeReset)beginif(Reset)for(i=0;i<=31;i=i+l)REG_Files[i]=O;elseif(Write__Reg&&W_Addr!=0)REG_Files[W_Addr

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。