基于ST40GX1与STi5514的交互式数字电视机顶盒硬件设计

基于ST40GX1与STi5514的交互式数字电视机顶盒硬件设计

ID:41610225

大小:60.31 KB

页数:4页

时间:2019-08-28

基于ST40GX1与STi5514的交互式数字电视机顶盒硬件设计_第1页
基于ST40GX1与STi5514的交互式数字电视机顶盒硬件设计_第2页
基于ST40GX1与STi5514的交互式数字电视机顶盒硬件设计_第3页
基于ST40GX1与STi5514的交互式数字电视机顶盒硬件设计_第4页
资源描述:

《基于ST40GX1与STi5514的交互式数字电视机顶盒硬件设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基于ST40GX1与ST15514的交互式数字电视机顶盒硬件设计交互式机顶盒、数字电视已经从分立器件结构发展到单芯片解决方案,这是数字人规模集成电路制造工艺技术进步的结果,也是最大限度降低系统成木的必然要求。现代单芯片解决方案的机顶盒一般集成有CPU、解复用、音频视频解码、二维图形处理、编码和外设端口等模块。为节省芯片而积、这些独立部分是通过总线方式连接在一起的。改进系统的性能,通常是提髙CPU的速度、增强二维乃至三维图形的处理能力、增加外设端口的接口数目和类别等方而着手,从而从总体上提高系统的交互处理能力。但山于

2、视频解复用器和音频视频***对存取数据总线实时性要求严格,增加了CPU处理等待时间,形成了所谓的总线瓶颈。冇关测试表明,总线瓶颈使得CPU的执行指令等待时间达到了76%,这种单纯依靠提高CPU性能来克服处理能力不足的方式,并不能提高性价比,而改善总线瓶颈可以通过改进或增加系统互联总线来完成,但这必将增加芯片制造中互联线的复杂度,从而增加成木。除了总线瓶颈带来的问题外,随着用户对接入方式多样性以及图形图象处理要求的日益提高,通过电话线回传的交互式机顶盒、数字电视的窄带接入方式以及冇限的计算能力也越来越不能满足人们的要

3、求,随着冇线HFC网的双向改造以及与电信网、互联网三网合一进程的加速,为用户加添CableModemCM、Ethernet等灵活可选的带宽接入方式以及增加高级2D乃至3D高级图形处理,便成为机顶盒应用的一个重要方面。基于ST40GX1与STi5514的双CPU方案为解决上而提出的问题,设计吋可选择ST公司推出的基于ST15514单芯片***和ST40GX1二维图形处理器的双处理器解决方案,该方案避免了外设模块倍增带来的总线拥挤以及解码实吋性要求带来的等待延迟。ST15541和ST40GX1内部都采用高速先进的STB

4、us来实现互联,询者负责实时性要求较高的硬件解复用、视频音频解码、与解码相关联的外围1/0设备控制等。后者负责宽带交互式应用以及髙级图形处理,两者之间的高速数据通信通过MPX(MemoryPoriheralExchange)总线以及存储映射的邮箱(Mailbox)来进行,通过主频达100M赫兹的MPX总线,ST15514能直接存取ST40GX1上可高达256MB的DDRSDRAM存储资源。◊ST15514的功能特点及接口ST15514主要用于完成MPEG-2视频、音频信号的解压缩。其内部集成了一个MP@ML标准清晰

5、度的视频解码模块和一个杜比AC-3/AAC/DTS音频解码模块以及VideoEncoder和AudioDAC模块等。内部32位RISCCPU工作主频为120M赫兹在外接V.90的硬件Modem条件下,可以通过电话线进行窄带交互式应用,如进行基于电话线回传的视频点播、低速Internet浏览等。与ST公司早期推出的单芯片***STi5512相比,除一般功能接口相同外,其突出特点是:指令和数据缓冲都增加了一倍,同时并发处理三路TS(TransportStream)流输入、支持多种解扰模式(包括DVB、DES、ICM、F

6、ast-I),直接支持杜比AC-3/AAC/DTS音频解码,提供ATAPI硕盘电路接口,并直接支持Ultra-DMA66高速数据传送模式的硕盘以实现数字电视节冃的实时录制,视频解码流对以以ITU-R601-656格式数据流输出或者以复合视频信号CVBS、分量信号RGB和YUV等不同模拟模式输出,支持Teletext解码输出,同时提供对两路SIM卡接口。利于扩展银行R等高级应用。由于ST15514去掉了1394接口,故需外接1394控制器(如STE422等)来扩展基于1394的视频输入。◊ST40GX1的功能结构ST

7、40GX1内部集成有SH-4型32位RISC处理器内核,Gamma2D图象处理,混合模块以及其他视频电路接口逻辑,ST40GX1是交互式应川的处理核心,它包括系统设备和外设两个方面:(1)系统设备ST40GX1的系统设备包括屮央处理器(CPU)、用于DSP功能的浮点运算单元/加乘处理单元(FPU/Mac)>存储管理单元(MMU)以及DMA控制模块。其中,CPU为32位SuperHR1SC,它采用2通道超标量体系结构,主频166M赫兹,16位指令定长(Load-Store结构),8KB-肓接指令缓存,16KBH接操作

8、数缓存,并带有一个片上乘法器。而其存储器则支持4GB的存储空间,并支持单块或多块虚拟内存模式,页面的人小可以是1KB、4KB、64KB或1MB,此外,它还支持4通道全相关指令ITLB(InstructionTranslationLookasideBuffer)>64通道全相关指令以及操作数UTLB,同时支持软件控制的更新算法以及随机计数的更新算法,这为32位

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。