电子线路实验设计仿真

《电子线路实验设计仿真》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、电子线路实验设计实验M告学部信息学部专业班级学号实验题目：EDA实现多功能数字钟一.卖验任务用FPGA器件和EDA技术实现多功能数字钟的设计已知条件：1.MAX+PLUS2.0软件2.FPGA实验开发装置基本功能：1•以数字形式显示时，分，秒的时间；2•小时计数器为24进制；3•分，秒计数器为六十进制。二.数字钟色路糸统的组成（l）a・60进制转换原理图（秒）■VCP60M'ftx>-COUWTERLDHA0cQADMDQCEHTQDENPRCOCLRNCLK74161MS1M6M71.14土T=OM[74]LDMABQACQBDQCENTQDENPRCOCLRNC

2、LKCOUMTERMlM2M3<==>«13-0J公艮屈圍童蔻龙赛②藍］」A碱勺

3、8勺

4、▼」⑥b・60进制封装图（秒）CF»M6>0jiriimCPSFtO0£0£cp0丁..43'3..03oCF>4^0*&sr-7•・<13（2）a・24进制转换原理图（时）CLKABcDwCOOH"74161LDNcueCLRN:HOH2H3&■AXglyXK匸4八)£»•>ti»*Optionw1zJri8zjI—tJSb.24进制封装图（时）24jinzhiCPHX-CPHCP24HRDRDH[7.•GH[3・•O]—XCP24HHC3..O]（3）a.60进制转换原理图（

5、分）b.60进制封装图(4)对基础模块打包File/CreateDefaultSymbol了级联后的数字时钟电路图CP24HCPSczz>对上图中的电路图进行仿真得以下波形图电心劝陽&金也簡国虫笔球製莖eg.QRef.

6、17.2774脸A36Name^-CPS®H[74]@H[3.0]ValueI17275ms17.276ms17277msI•0H2H3H5H9H4H7Intend:卜1.45us

7、17.2774ms□17.278ms1727知s1728ms17281ms17282ms17283ms17284ms17285

8、uwmwwwwwjwuww；（0；「~~X5）[0]

9、i一.卖验心得和体会在最开始的时候，由于操作不是很熟练，导致经常出现这样或那样的问题。比如，在电路图连接输出时会忘记用粗线代替，一些操作的顺序会弄混。但是在与同学们的交流后，熟能生巧，最后能较为熟练的得出想要的实验结果。经过此次实验，我学会了很多。比如在一步步得出级联后的电路图的过程，先做好24进制，然后是60进制的分钟.秒钟，按照实验课本的操作流程连接好个个电路，在进行测试调试以达到实验预期结果，在与同学们的导论下，一步步走到最后。每一步都要很仔细，这就像我们想要取得成功一样，离不开朋友的帮助和自己的细心。