资源描述：
《电子线路eda实验报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、实验一五人表决器的设计一、实验目的1•了解和初步掌握ISPLENVER软件的基本操作方法，Abel语言的编写。2.加深电路设计的概念以及了解计算机辅助设计分析的过程。二、实验内容及步骤本实验要求利用ISPLEVER软件完成对五人表决器的设计及仿真，表决的规则是：多数胜少数。分析题意，我们可以知道此次仿真应有五个输入端口，一个输出端口。分别设置其A、B、C、D、E为输入端口，F为输出端口。可分析：五人中任意三人通过则表决通过，故得到其逻辑表达式为：F=ABC+ABD+ABE+ACD+ACE+ADE+
2、BCD+BCE+BDE+CDE实验步骤1、打开IPSPLEVER软件，新建一个项目，命名为vote.syno2、在新建项目的基础上新建一个原理图文件，命名为vote51.scho运用软件按绘制原理图如下所示：E>E>FV3ABCDE图1:五人表决器原理图3、在顶层原理图的基础上，为模块编写ABEL语言程序，原理图中建立了V3模块，新建立一个程序V3.abl文件。MODULEV3A,B,CQEPIN;FPINISTYPE'com*;EQUATIONSF二A&B&C#A&B&D#A&B&E#A&C&D
3、#A&C&E#A&D&E#B&C&D#B&C&E#B&D&E#C&D&E;END4、编写此项口的仿真文件程序vote50.abv得到：MODULEvote50A,B,C,D,E,FPIN;X=.X.;TEST_VECTORS([A,B,C,D,E]->[F])[1,1,1,1,1]->[X]；[1,1,O,1,1]->[X];[1,1,0,0,1]->[X];[l,l,0,0,0]->[X];[0,0,0,0,l]->[X];[0,0,0,0,0]->[X];END5、对此项口文件进行仿真，得到仿
4、真结果如图:图2：实验结果仿真分析三、实验结果分析本次实验为五人表决器的设计，要求A、B、C、D、E五个输入中不少于三个为1,那么实验结果输出即为1。通过分析，我们得到了表决器输出的逻辑表达式，然后根据表达式完成了VOTE项目的设计，项目设计后进行仿真得到：A、B、C、D、E全为1时则为全票通过；A、B、D、E为1,C为0时F为1；A、B、E为1,C、D为0时输出F为仁当A、B为1,C、D、E为0时F为0；A、B、C、D为0,E为1时输出F为0；当A、B、C、D、E全为0时，则F=0；经过TEST
5、文件来对程序检测，发现设计基本可以完成表决任务。四、实验小结EDA实验的第一个实验，在完成的过程中存在着操作不熟练，操作中有失误等问题。通过这次的实验，已基本了解了ISPLEVER的操作方法，掌握了运用此软件完成电子设计的基本流程，并且能够运用ABEL语言完成对芯片模块的程序设计。实验二九九乘法表的设计一、实验目的1、了解和掌握ISPIever软件的基本操作方法以及电子线路的程序编写和abel语言的编写。2、通过实验，加深对电路设计概念以及计算机辅助设计分析的过程。3、通过计算机辅助设计软件完成乘
6、法器的设计，以此培养学生的创新能力及理论知识的应用能力。二.实验内容及步骤本次实验要求完成九九乘法表的设计，即要求输入0・9之间的数字相乘能够得到相应的乘积的结果。听过分析可知要完成此项功能需要8位输入来送入乘数与被乘数，并月.需要7位输出来输岀积的结果。若要明显的显示出此次的设计，还要对积进行BCD的编码转换（输入0・9时，二进制码与BCD码保持一致，故乘数不需要译码即可输出），即在乘法器的基础上再设计一个译码转换模块完成二进制向BCD码的转换。在实验中，可以设计A3、A2、A1、A0为被乘数的
7、四位二进制码，B3、B2>B1、BO为乘数的四位二进制码，J7、J0为乘积的八位BCD输出码，C3、CO为乘数的BCD输出码，D3、DO为被乘数的BCD输出码。我们可得到乘积的各位逻辑表达式为：SO=AO*BOS1=A1*BO+AO*B1S2=A2*B0A1*B1A0*B2S3=A3*B0A2*B1A1*B2A0*B3S4=A3*B1A2*B2A1*B3S5=A3*B2A2*B3S6=A3*B3在译码的模块，需要将乘积结果的二进制码转换为BCD码，故通过分析可知在0・9内，数字的二进制码等于其BC
8、D码；当其10・19内时，数字的BCD码等于其二进制码加上6；当其在20-29内时，数字的BCD码则等于其二进制码加上12；并以此类推可得译码的相关逻辑表达式。实验步骤：1、打开ISPLEVER软件，新建一个项目，并命名为mul.syn。2、在新建的项目基础上新建一个原理图文件，并为之命名为multi.scho用软件绘制原理图如下所示：IAD砂砂砂图1：九九乘法器的原理图3、在顶层原理图的基础上，编写ABEL语言程序，在原理图中设计了两个模块，EPMUL模块和TRA模块。故应对这两
