资源描述：
《锁相环原理与应用实验》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、厦门大学电子工程系课程设计说明书题目—锁相环原理与应用实验专业通信工程学生姓名陈杨龙2011年7月21日一、实验原理一、锁相环基本组成一个典型的锁相环（PLL）系统，是由鉴相器（PD）,压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成Ud=Kd(0i-0o)UF=UdF(s)Uo二.鉴相器（PD）Ud=KdM6Kd为鉴相灵敏度三•压控振荡器（VCO）(P2)3。（t）二3曲+Ko山（t）Ko——VCO控制特性曲线的斜率，常称为VCO的控制灵皱度，或称压控灵皱度。四、环路滤波器这里仅讨论无源比例积分滤波器其传递函数为：勺）+1式中：T1=KIcT2=R2CR1R2UiC―
2、五、锁相环的同步和捕捉：同步状态：锁相环的输出频率（或VCO的频率）3。能跟踪输入频率5的工作状态，称为同步状态（或锁定状态）。同步带：在锁相环保持同步的条件下，输入频率5的最大变化范围，称为同步带宽，用43“表示。超出此范围，环路则失锁。捕捉带：失锁时，如果从两个方向设法改变3“使5向3。靠拢，进WAo0=（5—叽）当厶3。小到某一数值时，环路则从失锁进入锁定状o1、实验内容实验一、PLL参数测试二、同步带，捕捉带的测量实验中测出:fmi=127.29KHZ,f1IL=2.78KHZ,f™=93.81KHZ,fPL=51.77KHZ由此可算得：△fH二127.29-2.78=
3、124.51KHE,△fH=93.81-51.77=42.04KHZ。实验二、PLL应用实验一）1KHZ标准信号源制作1.用CMOS与非门和4M晶体组成4MHz振荡器，如图16。图中Rf使F1工作于线性放大区。晶体的等效电感，Cl、C2构成谐振冋路。C1、C2可利用器件的分布电容不另接。Fl、F2、F3使用CD4069o2•测量并画出QI,Q2、Q3、Q4及CP之间的相位关系图。输入的CP信号（必须为CMOS信号）；用示波器的频道2调整到下降沿触发状态，固定测Q4,以英为示波器的同步触发源频道1分别测试其他信号CP,Q1,Q2,Q3,它们的波形如下：步骤：1,2,3,01234
4、5678910CPII1n11111111L_rn_i_L_r~L_rn111011111iiii110211iiQ31i3、根据上面测出的4518的波形图，用二片CD4518（共4个计数器）组成一个4000分频器，也就是一个四分频器，三个十分频器，这样就可把4MHz的品振信号变成lKHz的标准信号。400分频输出4MHz4分频输岀二)、用一片CD4017作分频器组成2-9KHZ频率合成器1、用示波器测试4017(十进制计数分配器)功能。测量时应固定一个通道测“0”，并以该信号上升沿作为示波器的同步触发源。测量并画出4017的“9”输出端信号相对CP信号的波形。理解4017的工
5、作原理。2、将CP(14)作输入端，“0”(3)作输出端，R(15)分别接“2”、“3”，…“9”则4017就成为二、三,・・•“九”等分频器，理解其工作原理。将上述4017组成的分频器代入图15中的1/N分频器，就组成2——9KHZ频率合成器。如图15波形如下：则4017就成为二、三，・・•“九”等分频器，理解其工作原理。将上述4017组成的分频器代入图中的1/N分频器，就组成2—一9KHZ频率合成器。图15三)拨盘开关式1—999KHZ频率合成器1、单片CD4522频率合成器。(1)单片4522分频器，如图16实验步骤：如图16连好，让拨盘开关分别为1,2,……9,用示波器
6、观察CP(6)和QC(12)的波形。(2)单片CD4522频率合成器用图16电路代替图15中4017部分,组成1-9KHz频率合成器100K9V9v4A2些1514131211109J452212345678I(X)Kl(X)K拨盘开关2、用三片4522组成1——999HHZ频率合成器如图17,最终应做到拨盘开关的数值是多少，VC0输出信号的频率就是多少KHzo100K10K«J7n102图171——999HHZ频率合成器四)、健盘置数式1——999KIIZ频率合成器。就是用数字健盘以及一些数字IC替代b实验中的拨盘开关组成1——999KHZ频率合成器。最终应做到：当顺序按键盘
7、的任意三个健(如5.9.2)时，则输出信号的频率就为592KHzo1.号码脉冲发生器实验用号码脉冲信号发生器专用IC:LR40992组成的号码脉冲发生器.每当短接3、4、5、13、14、15、16脚，18脚就会输出一列不同个数的脉冲.短接引脚16/316/416/515/315/415/514/314/414/513/4脉冲个数123456789102.开门脉冲和记数脉冲发生器为了使后面的控制引导电路能正常工作，还需一种开门脉冲。也就是每按一次键，即每输出一列脉冲就要产生一个开门脉冲。同时为
