Cadence原理图设计技巧

Cadence原理图设计技巧

ID:41404314

大小:1.94 MB

页数:11页

时间:2019-08-24

Cadence原理图设计技巧_第1页
Cadence原理图设计技巧_第2页
Cadence原理图设计技巧_第3页
Cadence原理图设计技巧_第4页
Cadence原理图设计技巧_第5页
资源描述:

《Cadence原理图设计技巧》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、Cadence原理图设计技巧一、工具栏介绍二、原理图设计规范三、原理图设计基本步骤生成文件网表用于制作PCB文件元器件明细用于制作明细表元器件清单用于器件采购Tcl文件用于导入QuartusII进行FPGA管脚验证个人经验:生成的文件以pdf格式打印出来(包括原理图),更加方便使用四、常用操作(1)元器件镜像翻转:选中后Edit/Mirror/Horizontally(水平)/Vertically(垂直)(2)Edittext内容换行:Ctrl+Enter(3)元器件批量修改:选中所需修改的元器件

2、,右键EditProperties(4)在管脚标示上加横线Eg:1OE—》1OE回车(5)元件库中填充:选中闭环的图形,右键选中EditPropertiesFilestyle下拉列表选中Soild常用快捷键-1.放大/缩小——I/O或Ctrl+滚轮上/下2.放置元器件——P3.放置地——G4.元器件旋转——R5.放置wire——W6.放置Net——N7.放置Text——T五、基本技巧1.Find功能使用然后点击工程dsn文件,Ctrl+F调出查找MatchCase:大小写匹配Highlight

3、:高亮显示所查网络/器件2.生成元器件清单选中DSN文件,Tools/BillofMaterials3.如何检查原理图错误(1)查看原理图中的元器件信息如下图(2)查看网络信息双击某一网络即可查看其在原理图中的位置,进而检查原理图错误(3)DRC检查选中工程DSN文件,Tools/DesignRulesCheck4.从原理图中导出网表设置完毕之后,会在指定路径下产生pstchip.dat,pstxnet.dat,patxprt.dat文件pstchip.dat:记录的是各个封装的相关参数pstxn

4、et.dat:记录各个器件引脚的电气连接关系patxprt.dat:记录的是各个器件对应的封装类型5.关于输出文件的打印File/Print,选中Setup进行打印设置,选中虚拟打印机,这里安装的是AdobePDF(Acrobat9.0Pro)然后选择纸张大小、方向,确定即可。6.从原理图中导出FPGA芯片的TCL文件这个Tcl文件可以直接导入QuartusII中进行管脚验证这样就导出了原理图中FPGA芯片的TCL文件,将TCl文件放入QuartusII工程的文件夹下,然后导入QuartusII工

5、程当中。打开QuartusII工程,Tools/TclScrips选中Tcl文件,Run,就OK了!

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。