基于DDS9833的波形发生器设计

《基于DDS9833的波形发生器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、《装备制造技术)2009年第9期基于DDS9833的波形发生器设计郭豫荣(陕西理工学院电气工程系，陕西汉中723003)摘要：应用DDS设计完成了一套基于89S51单片机的直接数字式频率合成系统；系统中的信号发生器以单片机为中心控制系统，由晶体振荡电路、地址产生电路(直接数字合成DDS)、波形产生电路、短路保护电路、功率放大电路及串行通讯电路组成；采用了直接数字频率合成技术，较大幅度地提高了输出波形的频率；可满足输出频率O．1Hz～10kHz的变化范围。关键词：信号发生器；8％51；DDS9833中图分类号：TP368．1文献标识码：A文章编号：1672—545

2、X(2009)09—0017—02直接数字频率合成(DirectDistalSynthesizer，简称DDS)技228／K个MCLK时钟后，回到初始状态；相应地，正弦查询表经术，基于一种全新的数字频率合成原理，从相位的角度出发，过一个循环回到初始位置，这样就输出了一个正弦波。输出正直接合成所需的波形。DDS具有相对带宽较宽、频率分辨率弦波频率为高、频率转换时间短、控制灵活和全数字化、成本低、功耗小等=K(．，／2)优点，在通信、雷达、电子测量以及现代化的仪器仪表工业等其中，为频率控制字，由外部编程给定，其范围为0≤许多领域，都有广泛的应用。本文采用DDS芯片A

3、D9833和≤2—189S51单片机实现波形发生器的设计，输出信号具有高精度、高频率、高稳定度的特点。2正弦信号发生器的软硬件设计1DDS的基本原理系统主要由89S51单片机、AD9833芯片、AD603宽带放大器等组成，如图3所示。通过定义键盘按键，输入用户要生DDS的基本原理是基于采样定理，将相位累加器输出的成的频率和选择波形的种类，单片机将其显示在液晶上，同时相位码通过查表映射成正弦波幅度码，这种离散的量经D／A根据频率数值去控制AD9833输出信号的频率。输出信号经转换和低通滤波后，产生正弦波形。基本原理图如图1所示。过宽带放大器控制电压增益，使电压幅度

4、达到控制要求。同时，为了保护信号发生器以免短路，设计了一短路保护电路。系统结构图如图3所示。图1DDS的基本原理相位累加及相位到幅度转换的原理如图2所示。幅度序列图2相位累加及相位一幅度转换原理图以AD9833为例予以说明。AD9833的核心，是28位的相位累加器，它由加法器和相位寄存器组成，每来1个时钟，相位寄存器以步长增加，相位寄存器的输出与相位控制字相加2．1硬件组成后，输入到正弦查询表地址中。正弦查询表包含1个周期正弦系统可以分为三大功能模块：单片机最小系统，DDS模波的数字幅度信息，每个地址对应正弦波中0。～360。范围内块，功率放大模块。单片机最小系

5、统包括89S51单片机、4X4的1个相位点。查询表把输人的地址相位信息映射成正弦波键盘矩阵、RT12864F带中文字库的图形液晶显示模块。DDS幅度的数字量信号，经DAC输出模拟量，相位寄存器每经过模块包括核心芯片AD9833。功率放大模块是由AD603构成收稿日期：2009—06—21作者简介：郭豫荣(1978—●，女，河南睢县人，讲师，硕士研究生，研究方向为自动控制系统及检测技术的研究。EquipmentManufactringTechnologyNo．9，2009的宽带放大器。单片机作为控制核心向AD9833发送控制字。率，使用软件扫描的方式获得按键信息，

6、按键去抖动也采用软9833的读写时序和89S51与AD9833的硬件接口电路如图4件编程的方法实现，这样可以节省硬件资源，使电路变得简及图5所示。单；按键被定义为功能键、数字键和控制键，功能键用于选择输出波形方式：正弦波、三角波、方波。数字键用于输入频率值SCLK及相位，控制键来控制频率和相位的增减。FSYNC液晶作为单片机的外围电路，起着人机交互界面和提供SD^TA系统运行状态的作用，应显示输出波形的频率。(3)AD9833。系统工作时，通过8位数据总线DO—D7在图4AD9833的读写时序图M～CLK上升沿，把28位控制字送人AD9833的数据输入寄存器，重

7、复4次之后，在fsync的上升沿，将这28位数据从输入89S51AD9833寄存器装人到频率／相位数据寄存器，来更新AD9833输出的I'3．2Fs丫NC频率和相位。注意AD9833写人数据到输出端得到响应，中间RXDSDATA有一定的响应时间，每次给频率或相位寄存器加载新的数据，1XDSCU(都会有7～8个MCLK时钟周期的延时之后，输出端的波形才会产生改变。图589S51与AD9833的硬件接口电路AD9833子程序流程如图7所示。根据时序图，89S51向9833发送数据时，P3．2必须处于低电平。传送数据的每一位，都在SCLK(串行时钟)处于下降沿时发生。

8、在写操作时，P3，2应处