如何使用QuartusII进行仿真教程

《如何使用QuartusII进行仿真教程》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、使用QuartusII进行仿真我们以一个计数器为例，在QuartusII中对其进行仿真。打开QuartusII，新建一个工程，新建VerilogHDL文件，程序内容如下：moduleCount(Clk,Rst_n,Cout);inputClk;inputRst_n;output[3:0]Cout;reg[3:0]Cout;always@(posedgeClkornegedgeRst_n)beginif(~Rst_n)beginCout<=4'd0;endelsebeginCout<=Cout+4'd1;endendendmodule保存文件名

2、为Count.v，并置顶（在菜单栏选择【Project】→【Setastop-levelEntity】）。执行编译。然后，新建一个Waveform文件（或打开现有的也行）点【Edit】→【EndTime】，设置仿真结束时间，（结束时间设得太长，仿真会很慢，如果确实需要，建议使用modelsim仿真软件）在name栏空白处，双击一下，弹出节点添加窗口，点击【NodeFinder…】，弹出节点选择窗口，在【Filter】栏中可以选择不同的信号类型，一般选【DesignEntry(allnames)】，点击还可以选择工程中的各个模块，默认是只列出顶

3、层信号，选中Clk、Rst_n、Cout三个信号后，点击OK返回.vwf文件界面，选中Cout信号，点右键，选择【Properties】，在“Radix”一项中，选择“UnsignedDecimal”，（方便观察数值）选中Clk信号，在波形编辑栏中选择，设定周期、起始、占空比等属性，选中Rst_n信号，通过编辑栏“0”、“1”设定波形然后保存文件（这一步很重要），点，执行仿真我们可以看到Cout已经有数值变化了，通过还可以放大缩小查看。