并行计算机体系结构第五章

《并行计算机体系结构第五章》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章并行存储系统和同步机制并行存储系统和同步机制计算机逻辑器件速度大幅提高，致使系统与存储机制之间的速度差距日益增大，存储系统已经成为计算机系统的速度瓶颈。多体并行、多体交叉宽字访问和顺序交叉访问存储器层次结构层次存储系统层次存储系统在一般计算机系统中，有两种存储系统：Cache存储系统：由Cache和主存储器构成主要目的：提高存储器速度,解决主存速度不足虚拟存储系统：由主存储器和硬盘构成主要目的：扩大存储器容量,解决主存容量不足存储系统的容量要求：提供尽可能大的地址空间能够随机访问方法有两种：只对系统中存储容量最大的那个存储器进行编址，其他存

2、储器只在内部编址或不编址Cache存储系统另外设计一个容量很大的逻辑地址空间，把相关存储器都映射这个地址空间中虚拟存储系统存储系统的价格计算公式：当S2》S1时，C≈C2S2与S1不能相差太大存储系统的速度表示方法：访问周期、存取周期、存储周期、存取时间等命中率定义：在M1存储器中访问到的概率其中：N1是对M1存储器的访问次数N2是对M2存储器的访问次数访问周期与命中率的关系：T＝HT1＋(1－H)T2当命中率H→1时，T→T1存储系统的访问效率：访问效率主要与命中率和两级存储器的速度之比有关例3.1：假设T2＝５T１，在命中率H为0.9和0.9

3、9两种情况下，分别计算存储系统的访问效率。解：当H＝0.9时，e1＝1／(0.9＋5(1－0.9))＝0.72当H＝0.99时，e2＝1／(0.99＋5(1－0.99))＝0.96提高存储系统速度的两条途径：一是提高命中率H，二是两个存储器的速度不要相差太大其中：第二条有时做不到(如虚拟存储器)，这时，只能依靠提高命中率例3.2：在虚拟存储系统中，两个存储器的速度相差特别悬殊，例如：T2＝105T１。如果要使访问效率到达e＝0.9，问需要有多高的命中率？解：0.9H＋90000(1-H)＝189999.1H＝89999计算得：H＝0.999998

4、888877777…≈0.9999995.采用预取技术提高命中率方法：不命中时，把M2存储器中相邻多个单元组成的一个数据块取出来送入M1存储器中。计算公式：其中：H’是采用预取技术之后的命中率H是原来的命中率n为数据块大小与数据重复使用次数的乘积例3.3：在一个Cache存储系统中，当Cache的块大小为一个字时，命中率H＝0.8；假设数据的重复利用率为5，T2＝5T1。计算块大小为４个字时，Cache存储系统的命中率？并分别计算访问效率。解：n＝4×5＝20，采用预取技术之后，命中率提高到：证明方法一：采用预取技术之后，不命中率(1-H)降低ｎ

5、倍：证明方法二：在原有命中率的计算公式中，把访问次数扩大到n倍。由于采用了预取技术，命中次数为：nN1＋(n-1)N2,不命中次数仍为N2，因此新的命中率为：存储系统的层次结构多个层次的存储器：第1层：RegisterFiles(寄存器堆)第2层：Buffers(Lookahead)(先行缓冲栈)第3层：Cache(高速缓冲存储器)第4层：MainMemory(主存储器)第5层：OnlineStorage(联机存储器)第6层：Off-lineStorage(脱机存储器)用i表示层数，则有：工作周期Ti＜Ti+1，存储容量：Si＜Si+1，单位价格

6、：Ci＞Ci+1存储层次的四个问题1.当把一个块调入高一层(靠近CPU)存储器时，可以放在哪些位置上?(映象规则)2.当所要访问的块在高一层存储器中时，如何找到该块?(查找算法)3.当发生失效时，应替换哪一块？(替换算法)4.当进行写访问时，应进行哪些操作?(写策略)多体并行,多套地址寄存器和控制逻辑1.高位交叉访问存储器主要目的：扩大存储器容量实现方法：用地址码的高位部分区分存储体号要求每个模块都有各自独立的控制部件，每个模块均可独立工作。但系统地址的连续空间落在同一存储体内，容易发生访存冲突。并行存取的可能性很小。交叉访问存储器高位交叉访问存

7、储器结构框图例3.4：用4M字×4位的存储芯片组成16M×32位的主存储器。共用存储芯片：用最高2位地址经译码后产生的信号，控制各组存储芯片CS。每组中的32根数据线分别对应直接相连，称为“线或”方式。低位交叉访问存储器主要目的：提高存储器访问速度实现方法：用地址码的低位部分区分存储体号要求每个模块都有各自独立的控制部件，每个模块均可独立工作。系统地址在一个存储体内部是不连续的，对连续地址的访问分布在不同的存储体中，可避免存储体访问冲突。理想情况下，即一个模m的多体交叉访问存储器在不发生分体冲突时的频宽是单体存储器频宽的m倍。低位交叉访问存储器结

8、构框图地址编码方法：由8个存储体构成的低位交叉编址方式n个存储体分时启动一种采用流水线方式工作的并行存储器每存储体的启动间隔为：t＝其中