Qsys系统设计指南

Qsys系统设计指南

ID:41276201

大小:348.51 KB

页数:14页

时间:2019-08-21

Qsys系统设计指南_第1页
Qsys系统设计指南_第2页
Qsys系统设计指南_第3页
Qsys系统设计指南_第4页
Qsys系统设计指南_第5页
资源描述:

《Qsys系统设计指南》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、Qsys系统设计指南Ch1.绪论软硬件需求概述下载、安装设计实例打开实例工程Ch2.建立Qsys系统建立数据模式发生器(DataPatternGenerator)建立新的带有时钟源的Qsys系统加入管道桥(PipelineBridge)加入定制模式发生器(CustomPatternGenerator)加入PRBS模式发生器加入2-1流复用器(Two-to-OneStreamingMultiplexer)校验存储器地址映射(MemoryAddressMap)连接复位信号(ResetSignals)和插入适配器(Adapters)建立数据模式校验器(DataPatternChecker)建立新

2、的Qsys系统并设置时钟源加入管道桥(PipelineBridge)加入1-2流解复用器(One-to-TwoStreamingDemultiplexer)加入定制模式校验器(CustomPatternC)加入PRBS模式校验器校验存储器地址映射(MemoryAddressMap)连接复位信号Ch3.装配层级系统(AssemblingHierarchicalSystems)建立层级存储器检测器(HierarchicalMemoryTester)加入数据模式发生器(DataPatternGenerator)加入模式校验器(DataPatternChecker)加入存储器主元件(MemoryM

3、asterComponents)连接复位信号指定存储器地址映射(MemoryAddressMap)完成顶层系统(Top-LevelSystem)编译并下载软件到开发板Ch.4在系统控制台(SystemConsole)验证硬件理解脚本(UnderstandingtheScripts)打开实例工程(TutorialProject)加入JTAG-to-Avalon主桥(MasterBridge)编译并使用系统控制台控制开发板Ch5.仿真定制元件(CustomComponents)在Qsys中产生Testbench系统打开实例工程(TutorialProject)为设计测试(DesignUnder

4、Test)建立一个新的Qsys系统导出所有设计测试接口(DesignUnderTestInterfaces)产生一个QsysTestbench系统产生QsysTestbench系统仿真模型在ModelSim-Altera软件中执行仿真设置仿真环境执行仿真附加信息文档版本历史如何联系AlteraCh1.绪论本指南介绍可在QuartusII软件中使用的Qsys系统集成工具。本指南介绍了如何设计一个使用不同的测试模式来测试一个外部存储器件的系统。通过系统需求分析,硬件设计任务,以及系统性能分析,重点在于构架系统。在理解Qsys开发流程的基础上,可以进一步设计自己的Qsys系统。1.1软硬件需求本

5、指南需要下面的软件支持:nAlteraQuartusIIV11.0以上软件系统需求及安装指令请参考AlteraSoftwareInstallationandLicensingnNiosIIEDSV11.0以上nTt_qsys_design.zip设计实例文件,可以从QsysTutorialDesignExample网站下载。该设计实例文件包括可设置选择Altera开发板的工程文件。如果满足下面的要求,可以根据本指南建立任何Altera开发板或自定制板的Qsys系统。n板上必须包括Altera的Arria、Cyclone或Stratix系列FPGA。nFPGA必须包括至少12K逻辑单元(LE

6、s)或自适应查找表(ALUTs)。nFPGA必须包括至少150Kb嵌入式存储器。n板上必须有JTAG接口,用于主机监控板上FPGA内部存储器程序执行。n板上必须包括用于设计测试的存储器。例如,任意具有Avalon-MM从接口的基于Qsys控制器的存储器。为了在开发板上完成本指南,请参考开发板文档中对时钟频率和引脚描述。对于Altera开发板,可以在相关参考手册中找到对应信息。1.2概述本指南中建立的Qsys系统用来测试一个同步动态随机存储器(SDRAM)。最终的系统在层级子系统中包括SDRAM控制器,一个NiosII处理器和一些嵌入式外设。通过添加不同的Qsys元件来产生测试数据,访问存储

7、器以及验证返回数据,从而完成Qsys系统。最终系统包括下面的元件:n基于NiosII/e的处理器子系统(包含在Altera完整的设计套件中)nSDRAM控制器(包含在Altera完整的设计套件中)n伪随机二进制序列(Pseudo-randombinarysequence,PRBS)模式发生器和校验器n定制模式发生器和校验器n模式选择复用器(Multiplexer)和解复用器(Demultiplexer)n模式读写器(Pa

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。