欢迎来到天天文库
浏览记录
ID:41265564
大小:129.15 KB
页数:5页
时间:2019-08-20
《DDS基础上AM、FM、ASK、FSK信号调制》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、在DDS的基础上,完成AM、FM、ASK、FSK调制标准调幅波信号vAM(t)=Vcm(1+macosΩt)cosωct实现AM电路结构图(假设Vcm=1)乘法器:采用模拟乘法器AD835作为信号的调制和解调单元。AD835是一款电压输出型四象限模拟乘法器,带宽高达250MHz。X、Y、Z为信号输入端,W为信号输出端,W、Z之间的电阻网络起电阻微调的作用。输出和上输入之间的关系为W=XY(1-k)U+Z1,Z1接地,即乘法器仅由X、Y决定,调节电位器可实现增益微调。D/A转换电路:输出的AM信号需要将数字信号转换为模
2、拟信号,在此选择转换速率为500ns的芯片DAC0832作为数字量到模拟量的转换器件。工作原理:DAC0832主要由8位输入寄存器,8位DAC寄存器,8位D/A转换器以及输入控制电路四部分组成。8位输入寄存器用于存放主机送来的数字量,使输入数字量得到缓冲和锁存,加以控制;8位DAC寄存器用于存放待转换的数字量;8位D/A转换器输出与数字量成正比的模拟电流;由与门,非与门组成的输入控制来控制两个寄存器的选通或锁存状态。D/A转换器双极性输出电路D0~D7:8位数据输入线,TTL电平,有效时间应大于90ns(否则锁存器的
3、数据会出错);ILE:数据锁存允许控制信号输入线,高电平有效;CS:片选信号输入线(选通数据锁存器),低电平有效;WR1:数据锁存器写选通输入线,负脉冲(脉宽应大于500ns)有效。由ILE、CS、WR1的逻辑组合产生LE1,当LE1为高电平时,数据锁存器状态随输入数据线变换,LE1的负跳变时将输入数据锁存;XFER:数据传输控制信号输入线,低电平有效,负脉冲(脉宽应大于500ns)有效;WR2:DAC寄存器选通输入线,负脉冲(脉宽应大于500ns)有效。由WR1、XFER的逻辑组合产生LE2,当LE2为高电平时,D
4、AC寄存器的输出随寄存器的输入而变化,LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。IOUT1:电流输出端1,其值随DAC寄存器的内容线性变化;IOUT2:电流输出端2,其值与IOUT1值之和为一常数;Rfb:反馈信号输入线,改变Rfb端外接电阻值可调整转换满量程精度;VCC:电源输入端,Vcc的范围为+5V~+15V;VREF:基准电压输入线,VREF的范围为-10V~+10V;AGND:模拟信号地DGND:数字信号地滤波电路D/A输出后,通过滤波电路、输出缓冲电路,滤除生成的阶梯形正弦波中的
5、高频成分,将其变成光滑的正弦波,使信号平滑且具有负载能力低通滤波器电路图FM调频:1、直接调频直接调频的基本原理是用调制信号直接线性地改变载波震荡的瞬时频率。如果载波由LC自激振荡器产生,则振荡频率主要由谐振回路的电感元件和电容元件决定,因此,只要用调制信号控制回路的电感或电容就能达到控制振荡频率的目的。
此文档下载收益归作者所有