《片机详细资料》PPT课件

《片机详细资料》PPT课件

ID:41240971

大小:1.11 MB

页数:55页

时间:2019-08-20

《片机详细资料》PPT课件_第1页
《片机详细资料》PPT课件_第2页
《片机详细资料》PPT课件_第3页
《片机详细资料》PPT课件_第4页
《片机详细资料》PPT课件_第5页
资源描述:

《《片机详细资料》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第七章可编程并行接口8255A§7.1并行接口的概述§7.2可编程并行接口8255A§7.38255A的0方式及其应用§7.48255A的1方式及其应用§7.58255A的2方式及其应用2CPU与外设之间的信息传送都是通过接口电路来进行的。计算机与外部设备、计算机与计算机之间交换信息称之为计算机通信,计算机通信可分为两大类:并行通信:8位或16位或32位数据同时传输,速度快,信息率高,成本高串行通信:一位一位数据传送(在一条线上顺序传送),成本低实现并行通信的接口就是并行接口。§7.1并行接口的概述一、串行与并行通信3并行接口最基本的特点是在多根据数据线上

2、以数据字节(字)为单位与I/O设备或被控对象传送信息。如:打印机接口,A/D、D/A转换器接口,IEEE-488接口,开关量接口,控制设备接口等。在并行接口中,除了少数据场合之外,一般都要求在接口与外设之间设置并行数据线的同时,至少还要设置两根握手(联线)信号线,以便进行互锁异步握手方式(即查询方式)的通信。在并行接口中,8位或16位是一起行动的,因此,当采用并行接口与外设交换数据时,即使是只用到其中的一位,也是一次输入/输出8位或16位。并行传送信息,不要求固定的格式,这与串行传送的数据格式的要求不同。二、并行接口的特点对于各种型号的CPU都有与其配套的

3、并行接口芯片。如Intel公司8255A(PPI),Zilog公司Z-80PIO,MC6820(PIO)等,它们的功能虽有差异,但工作原理基本相同。§7.2可编程并行接口8255A一、8255A的外部特性和内部结构1.8255A的基本特性具有两个8位(A口和B口)和两个4位(C口高/低4位)并行I/O端口的接口芯片。能适应CPU与I/O接口之间的多种数据传送方式的要求。PC口的使用比较特殊,除作数据口外,当工作在1方式和2方式时,它的大部分引脚被分配作专用联络信号;PC口可以进行按位控制;在CPU读取8255A状态时,PC口又作1,2方式的状态口用,等等。

4、可执行功能很强,内容丰富的命令(方式字和控制字)为用户如何根据外界条件(I/O设备需要哪些信号线以及它能提供哪些状态线)来使用8255A构成多种接口电路,组成微机应用系统提供了灵活方便的编程环境。8255芯片内部主要由控制寄存器、状态寄存器和数据寄器组成。2.8255A的外部引线与内部结构8255A是一个单+5V电源供电,40个引脚的双列直插式组件,其外部引线如图所示。(1)外部引脚①与系统总线的连接信号面向数据总线的有:D0~D7:双向数据线,用于CPU向8255A发送命令、数据和8255A向CPU回送状态、数据和8255A向CPU回送状态、数据。面向地

5、址总线的有:8255A引脚RD:读信号,低电平有效。WR:写信号,低电平有效。RESET:复位信号,高电平有效。它清除控制寄存器并将8255A的A、B、C三个端口均置为输入方式;输入寄存器和状态寄存器被复位,并且屏蔽中断请求;24条面向外设信号线呈现高阻悬浮状态。12345678910111213141516171819204039383736353433323130292827262524232221PA4PA5PA6PA7PB6PB5PB4PB3PB7D1D2D3D4D0D5D6D7VCCRESETWRRDCSPA3PA2PA1PA0GNDA1A0PC

6、7PC6PC4PC0PC1PC2PC5PB0PB1PB2PC38255A②与外部设备的连接信号PA0~PA7:端口A的输入/输出线。PB0~PB7:端口B的输入/输出线。PC0~PC7:端口C的输入/输出线。这24根信号线均可用来连接I/O设备和传送信息。其中,A口和B口只作输入/输出的数据口用,尽管有时也利用它们从I/O设备读取一些状态信号,如打印机的“忙”(Busy)状态信号、A/D转换器的“转换结束”(EOC)状态信号,但对A口和B口来说,都是作8255A的数据口读入,而不是作8255A的状态口读入的。C口的作用与8255A的工作方式有关,它除了作数

7、据口以外,还有其他用途,故C口的使用比较特殊,单独介绍如下:a.作数据口。b.作状态口。c.作专用(固定)联络(握手)信号线。d.作按位控制用。(2)内部结构8255A的内部结构如图所示。它由以下4个部分组成。A组控制数据总线缓冲器读/写控制逻辑B组控制A组A口(8位)A组C口高位(4位)B组C口低位(4位)B组B口(8位)D0~D7CSWRA1A0RESETRDPA0~PA7PC4~PC7PC0~PC3PB0~PB78255A内部框图①数据总线缓冲器。这是一个三态双向8位缓冲器,它是8255A与CPU系统数据总线的接口。②读/写控制逻辑。读/写控制逻辑由

8、读信号RD、写信号WR、选片信号CS以及端口选择信号A1A0等组成

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。