欢迎来到天天文库
浏览记录
ID:41122827
大小:349.00 KB
页数:12页
时间:2019-08-17
《南理工 计算机组成原理 复习内容200912》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、复习第一章1.计算机系统的组成软件系统硬件系统:五大部件;总线冯·诺依曼思想现代计算机的结构2.总线:概念、特点、分类、结构3.计算机系统的层次结构4.软件与硬件的关系5.计算机系统的性能指标6.计算机系统的分类重点:计算机系统的组成的概念;各部件的作用;冯·诺依曼思想;计算机系统的层次结构的概念;软件与硬件逻辑上等效的概念。出题形式:填空、选择、判断、简答试题分析:1.计算机硬件系统采用总线结构的主要优点在于便于实现结构的积木化,同时(①)。①减少了信息传输线的条数②提高了信息传输的速度③减少了信息的传输量④加重了CPU的工作量2.
2、冯·诺依曼思想的核心是计算机软件、硬件在逻辑功能上等效。×第二章1.数制及数制转换2.带符号数的表示:原码、反码、补码、移码以及各种码制与真值之间的转换3.定点数的表示格式和数据表示范围浮点数的表示格式和数据表示范围、浮点数的规格化数、原码/补码的规格化规则4.IEEE754标准浮点数的表示格式(32位单精度)、与真值之间的转换规则5.非数值符号的表示:字符的ASCII码、字符串的存放方法;汉字编码的关系、汉字字库的容量计算6.十进制数串的表示:BCD码、压缩的十进制数串7.奇偶校验码、海明校验码、循环校验码的编码方法和校验方法;海明
3、校验码码长的计算公式、各种校验码的检错和纠错能力;校验码的检错、纠错能力与码距的关系重点:原码、反码、补码、移码以及各种码制与真值之间的转换方法;浮点数的规格化数、最大、最小数的表示;IEEE754标准浮点数的表示格式与真值之间的转换;校验码的检错、纠错能力与码距的关系、海明校验码码长的计算公式、循环校验码的编码方法和校验方法、生成多项式的特点及对生成多项式的要求。出题形式:填空、选择、判断、计算★试题分析:1.移码表示法主要用于(②)。①进行两个操作数的加减运算②表示浮点数的阶码③进行两个操作数的乘除运算④表示浮点数的尾数2.阶码和
4、尾数的位数各自反映了浮点数的什么特性?答:阶码的位数决定了浮点数表示的数据范围;尾数的位数决定了浮点数表示的数据精度。3.已知某机的浮点数格式如下:018931数符阶码尾数其中:阶码采用移码表示,尾数采用补码表示,基值均为2。(1)写出该浮点数格式的规格化最小正数十六进制机器数形式及其对应的十进制真值。(2)设该浮点数的十六进制机器数是44480000H,其对应的十进制真值是多少?(3)若44480000H为IEEE754单精度格式浮点数的十六进制表示,则对应的十进制真值是多少?(提示:IEEE754单精度浮点数阶码采用移127码,尾
5、数采用原码表示且小数点前隐含一个1)。答:(1)规格化最小正数十六进制机器数形式:00000000010000000000000000000000=00400000H对应的十进制真值:2-1×2-128=2-129(2)14444480000H=01000100010010000000000000000000=+(2-1+2-4)×2+8=0.5625×2+8=144(3)80044480000H=01000100010010000000000000000000指数=(10001000)2-127=136-127=9尾数=(1.100
6、10000000000000000000)2=1+0.5625=1.5625对应的十进制真值为:1.5625×29=800第三章1.定点补码加减运算规则、溢出判断方法、定点补码加减运算的逻辑电路、算术逻辑运算部件的工作原理2.一位原码、补码的乘法运算规则以及乘法运算的硬件逻辑电路的结构和工作原理3.一位原码/补码不恢复余数除法运算规则、布斯除法运算规则以及除法运算的硬件逻辑电路的结构和工作原理4.实现快速乘除法运算的基本方法:两位原码/补码乘法规则,阵列乘/除法器的实现;5.浮点四则运算的方法和步骤加减运算:求阶差、对阶、尾数加减、结
7、果规格化、尾数的舍入规则乘除运算:阶码加减、尾数乘除、结果规格化、尾数的舍入规则6.逻辑运算、各类移位的规则重点:定点补码加减运算、溢出判断方法;一位原码、补码的乘法运算及硬件逻辑电路的结构;阵列乘法器的实现;一位布斯除法的运算规则及除法运算的硬件逻辑电路;浮点四则运算的方法和步骤;移位计算。出题形式:填空、选择、判断、计算★(结合定点加减乘除算法,进行浮点四则运算)试题分析:1.设机器字长为8位,[x]补=1.0101100,[y]补=0.1000110,则[x]补-[y]补运算的结果是(③)。①10.1000110②0.10001
8、10③负溢出,出错④正溢出,出错2.在变址寻址中,设变址寄存器中的内容为2000H,指令中的地址部分的值为B9H,采用补码表示,则操作数的有效地址为20B9H。×3.图1是实现补码一位乘法的部分逻辑结构图。(1)根据补码
此文档下载收益归作者所有