计算机组成原理课程设计(实训)报告书1

计算机组成原理课程设计(实训)报告书1

ID:41121875

大小:1.43 MB

页数:11页

时间:2019-08-16

计算机组成原理课程设计(实训)报告书1_第1页
计算机组成原理课程设计(实训)报告书1_第2页
计算机组成原理课程设计(实训)报告书1_第3页
计算机组成原理课程设计(实训)报告书1_第4页
计算机组成原理课程设计(实训)报告书1_第5页
资源描述:

《计算机组成原理课程设计(实训)报告书1》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、信息科学与技术学院《计算机组成原理》课程设计(实训)报告书题目:简单的计算机系统的设计与实现专业:计算机应用于技术班级:姓名:学号:指导老师:设计时间:2012年4月9日~2012年4月13日目录《计算机组成原理》课程设计(实训)报告书11实验目的32实验内容33实验任务34设计过程44.1框图44.2芯片分析54.3测试步骤85实验结果96课程设计问题及解决方案97心得体会118参考文献121实验目的1.加深对冯·诺依曼体系结构计算机组成及其各部分功能的理解,进一步建立整机的概念。2.加深对计算机数据通路的理解,熟悉计算机指令系统、时序控制信号的生成,完成一个简单计算机系统的设计。

2、3.锻炼初步的计算机系统分析和设计能力。4.锻炼分析、定位和排除故障的能力。2实验内容基于冯·诺依曼体系结构,架构一个简单计算机系统。在设计过程中,利用PROTEUS软件的仿真功能进行仿真分析及调试定位,最终生成一个能完成简单指令及运算的计算机系统。对主要的数据流和控制流通过LED适时显示信息。3实验任务1.本次课程设计主要基于PROTEUS软件进行模拟仿真,要求对软件本身的功能及使用方法有一定的了解;2.要完成项目,需要使用各类芯片。要求学生自行搜索学习芯片的相关的知识,熟悉芯片的功能及引脚图,掌握芯片的接线方式。3.画出自己所设计计算机系统的原理框图和器件连接图,分析器件连接图中

3、各器件不同引脚的功能,哪些可以固定连接,哪些需要通过外接信号来控制,以及这些控制信号的有效形式;4.利用PROTEUS模拟仿真,布线、调试、验收。4设计过程4.1框图第一步输出74ls18174ls181寄存器寄存器输入第二步74ls3736116输出74ls37374ls373输入4.2芯片分析74ls181:74LS181管脚分配74LS181输出端功能符号74LS181功能表如下表,其中符号“+”表示逻辑“或”运算,符号“*”表示逻辑“与”运算,符号“/”表示逻辑“非”运算,符号“加”表示算术加运算,符号“减”表示算术减运算。选择M=1逻辑操作M=0算术操作S3S2S1S0Cn

4、=1(无进位)Cn=0(有进位)0000F=/AF=AF=A加10001F=/(A+B)F=A+BF=(A+B)加10010F=/A*BF=A+/BF=(A+/B)加10011F=0F=减1(2的补)F=00100F=/(A*B)F=A加A*/BF=A加A*/B加10101F=/BF=(A+B)加A*/BF=(A+B)加A*/B加10110F=(/A*B+A*/B)F=A减B减1F=A减B0111F=A*/BF=A*/B减1F=A*/B1000F=/A+BF=A加A*BF=A加A*B加11001F=/(/A*B+A*/B)F=A加BF=A加B加11010F=BF=(A+/B)加A*B

5、F=(A+/B)加A*B加11011F=A*BF=A*B减1F=A*B1100F=1F=A加AF=A加A加11101F=A+/BF=(A+B)加AF=(A+B)加A加11110F=A+BF=(A+/B)加AF=(A+/B)加A加11111F=AF=A减1F=A74LS181功能表6116芯片静态RAM--6116引脚功能及管脚定义图6116是2K*8位静态随机存储器芯片,采用CMOS工艺制造,单一+5V供电,额定功耗160mW,典型存取时间200ns,24线双列直插式封装.各引脚含义如下:A0-A10为地址线;CE是片选线;OE是读允许线;WE是写允许线.6116的操作方式如下:CE

6、OEWE方式D0-D7H**未选中高阻LLH读DoutLHL写DinLLL写Din静态RAM--6116引脚功能及管脚定义图6116是2K*8位静态随机存储器芯片,采用CMOS工艺制造,单一+5V供电,额定功耗160mW,典型存取时间200ns,24线双列直插式封装.各引脚含义如下:A0-A10为地址线;CE是片选线;R是读允许线;W是写允许线.6116引脚分配图6116功能表74ls373功能简介:74ls373是常用的地址锁存器芯片,它实质是一个是带三态缓冲输出的8D触发器,在单片机系统中为了扩展外部存储器,通常需要一块74ls373芯片.74ls373引脚图8D锁存器74LS3

7、73G为数据打入端:当G为“1”时,锁存器输出状态(1Q~8Q)同输入状态(1D~8D);当G由“1”变“0”时,数据打入锁存器中74ls373引脚图8D锁存器74LS373G为数据打入端:当G为“1”时,锁存器输出状态(1Q~8Q)同输入状态(1D~8D);当G由“1”变“0”时,数据打入锁存器中。74LS373逻辑图74LS真值表4.3测试步骤两个八位数运算加入存储器后5实验结果6116芯片各引脚含义如下:A0-A10为地址线;CE是片选线;R是读允许

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。