2009-2010计算机组成原理试卷A参考答案

2009-2010计算机组成原理试卷A参考答案

ID:41106988

大小:73.50 KB

页数:4页

时间:2019-08-16

2009-2010计算机组成原理试卷A参考答案_第1页
2009-2010计算机组成原理试卷A参考答案_第2页
2009-2010计算机组成原理试卷A参考答案_第3页
2009-2010计算机组成原理试卷A参考答案_第4页
资源描述:

《2009-2010计算机组成原理试卷A参考答案》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、[考生信息栏系专业级班级姓名学号装订线厦门理工学院试卷2009-2010学年第1学期课程名称计算机组成原理试卷卷别AþB□计算机科学与技术(专升本)专业2009级班级考试方式闭卷þ开卷□本试卷共七大题(3页),满分100分,考试时间120分钟。请在答题纸上作答,在试卷上作答无效。一、选择题:(本题共19小题,每题1分,共19分)12345678910AACBCCDCACB11121314151617181920BCBCBACAB第4页共4页 二、填空题(每个空格1分,共18分)1 直接使用西文键盘输入汉字,进行处理,并显示

2、打印汉字,要解决汉字的(输入码 )、(内码 )和( 字模码)三种不同用途的编码。2 数的真值变成机器码时有四种表示方法,即(原码 )表示法,(反码 )表示法,(补码 )表示法,(移码 )表示法。3 主存储器的技术指标有(存取时间 ),(存储周期 ),(存储容量 ),(存储器带宽 )。4 某系统总线的一个存取周期最快为3个总线时钟周期,总线在一个总线周期中可以存取32位数据。如总线的时钟频率为8.33MHz,则总线的带宽是( 33MB/S)。5字符信息是符号数据,属于处理(非数值数据)领域的问题,国际上采用的字符系统是七单位

3、的(ASCII)码。6CPU从内存取出一条指令并执行该指令的时间称为(指令周期 ),它常用若干个( 机器周期)来表示。7 衡量总线性能的重要指标是( 总线带宽),它定义为总线本身所能达到的最高传输速率,单位是(MB/S )。 三、简答题(每小题5分,共15分)1 简要总结一下,采用哪几种技术手段可以加快存储系统的访问速度?采用更高速的技术来缩短读出时间,还可采用并行技术的存储器。2 一台机器的指令系统有哪几类典型指令?列出其名称。数据传送类控制类运算类逻辑类输入输出类字符串处理类特权类3画图说明现代计算机系统的层次结构。 

4、高级语言级汇编语言级操作系统级一般机器级微程序设计级第4页共4页考生信息栏系专业级班级姓名学号装订线四、计算题(10分)   CPU执行一段程序时,cache完成存取的次数为2420次,主存完成的次数为80次,已知cache存储周期为40ns,主存存储周期为200ns,求cache/主存系统的效率和平均访问时间。解:命中率h=2420/(2420+80)=96.8%平均访问时间Ta=h*Tc+(1-h)*Tm=0.968*40+0.032*200=38.72+7.68=46.4cache/主存系统的效率=Tc/Ta=40/

5、45.12=86.2%五、设计题(12分)   某计算机字长16位,主存容量为64K字,采用单字长单地址指令,共有40条指令,试采用直接、立即、变址、相对四种寻址方式设计指令格式。解:40条指令需占用操作码字段(OP)6位,这样指令余下长度为10位。为了覆盖主存640K字的地  址空间,设寻址模式(X)2位,形式地址(D)8位,其指令格式如下:     寻址模式定义如下:   X=00直接寻址有效地址E=D(直接寻址为256个存储单元)   X=01立即寻址D字段为操作数   X=10变址寻址有效地址E=(RX)+D(可寻

6、址64K个存储单元)   X=11相对寻址有效地址E=(PC)+D(可寻址64K个存储单元)  其中RX为变址寄存器(16位),PC为程序计数器(16位),在变址和相对寻址时,位移量D可正可负。六、证明题(10分)   求证:[-y]补=-[y]补   (mod2n+1)∵       [x+y]补=[x]补+[y]补   (mod2)   ∴        [y]补 =[x+y]补-[x]补          (2.19a)   ∵       [x-y]补=[x+(-y)]补=[x]补+[-y]补   ∴       

7、[-y]补=[x-y]补-[x]补          (2.19b)将式(2.19a)与(2.19b)相加,得      [-y]补+[y]补=[x+y]补+[x-y]补-[x]补-[x]补              =[x+y+x-y]补-[x]补-[x]补              =[x+x]补-[x]补-[x]补=0故[-y]补=-[y]补(mod2)(2.20)第4页共4页 七、设计题(14分)   CPU的数据通路如图1所示。运算器中R0~R3为通用寄存器,DR为数据缓冲寄存器,PSW为状态字寄存器。D-cac

8、he为数据存储器,I-cache为指令存储器,PC为程序计数器(具有加1功能),IR为指令寄存器。单线箭头信号均为微操作控制信号(电位或脉冲),如LR0表示读出R0寄存器,SR0表示写入R0寄存器。   机器指令“STOR1,(R2)”实现的功能是:将寄存器R1中的数据写入到以(R2)为地址的数存单元中

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。