电子综合设计EDA课程设计-交通信号灯控制器

《电子综合设计EDA课程设计-交通信号灯控制器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、课程设计报告2014-2015学年第2学期课程设计名称：电子综合设计EDA课程设计院（系）：电子信息学院专业：电子信息工程班级：BX1207学生姓名：顾问学号：121003430712综合实验时间：2015/7/20-2015/7/24指导教师：钟旭提交时间：2015/7/24上海电机学院课程设计任务书课程名称电子综合设计EDA课程设计课程代码033117P1课程设计课题清单设计时间2015年7月20日——2015年7月24日一、课程设计任务汇总二、对课程设计成果的要求（包括课程设计报告、图纸、图表、实物等软硬件要求）三、课程设计工作进度计划：四、主要参考资料：指

2、导书：参考资料：目录1.题目名称12.内容摘要13.设计任务和要求14.系统方案15.设计方法——硬件设计36.设计方法——软件设计37.系统调试47.1使用的主要仪器和仪表47.2调试电路的方法和技巧47.3整体性能测试数据和波形47.4调试中出现的故障、原因及排除方法58.设计成果59.设计结论710.收获和体会711.附件（源程序）8参考文献171.题目名称交通信号灯控制器2.内容摘要本次课程设计通过HDL技术设计交通灯控制系统，其设计描述可被不同的工具所支持，可用不同器件来实现。利用VerilogHDL语言自顶向下的设计方法设计交通灯控制系统，使其实现道路

3、交通的快速正常运转，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过QuartusII和ModelSim完成综合、仿真。此程序下载到FPGA芯片后，可应用于实际的交通灯控制系统中。通常的设计方法基于中、小规模集成电路进行,电路元件多、接线复杂、故障率高。随着大规模集成电路的发展、EDA技术的出现,数字电路的设计进入了一个崭新阶段。FPGA是一种用户根据各自需要而自行构造逻辑功能的数字集成电路,其种类很多,内部结构也不同,但共同的特点是体积小、使用方便。本论文介绍了用VerilogHDL语言设计交通灯控制器的方法,并在QuartusII系统对F

4、PGA芯片进行编译下载,由于生成的是集成化的数字电路,没有传统设计中的接线问题,所以故障率低、可靠性高,而且体积非常小。本论文通过EDA设计，利用VerilogHDL语言模拟仿真交通灯控制电路。说明EDA技术在数字电路设计中的优越性。3.设计任务和要求我所选择的课题是用VerilogHDL实现交通灯控制器。该课题的具体内容及要求如下：1、设计一个交通信号灯控制器，由一条主干道和一条支干道汇合成十字路口，在每个入口处设置红、绿、黄三色信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外；2、红、绿、黄发光二极管作信号灯，用传感器或逻辑开关

5、作检测车辆是否到来的信号；3、主干道处于常允许通行的状态，支干道有车来时才允许通行。主干道亮绿灯时，支干道亮红灯；支干道亮绿灯时，主干道亮红灯；4、主、支干道均有车时，两者交替允许通行，主干道每次放行时间A，支干道每次放行时间A，设立A、B计时显示电路；5、在每次由绿灯亮到红灯亮的转换过程中，要亮黄灯C时间作为过渡，使行驶中的车辆有时间停到禁行线外，设立C计时显示电路。时间A>B>C4.系统方案本交通灯控制系统设计利用VerilogHDL语言进行设计编程，利用QUARTUSII软件将编写好的程序进行编译、仿真,并将调试完成的程序下载到FPGA芯片上,观测电路板上的

6、红绿信号灯以及数码管显示,看是否按设计要求正常工作。系统框图如下图所示：174.1系统框图（C表示支干道是否有车到来，1表示有，0表示无；SET用来控制系统的开始及停止；RST是复位信号，高电平有效，当RST=1时，恢复到初始设置；CLK是外加时钟信号；MR、MY、MG分别表示主干道的红灯、黄灯和绿灯；CR、CY、CG分别表示支干道的红灯、黄灯和绿灯，1表示亮，0表示灭）系统流程图如下：（MGCR:主干道绿灯，支干道红灯；MYCR:主干道黄灯，支干道红灯；MRCG:主干道红灯，支干道绿灯；MRCY:主干道红灯，支干道黄灯；T0=1表示主干道最短通车时间到，T1=1

7、表示5秒黄灯时间到，T2=1表示支干道最长通车时间到。）5.设计方法——硬件设计17MS4MS3MS2MS1LA1aLA2bLA3cFPGA/CPLDLB1dLB2eLB3fg红黄绿主干道支干道红黄绿5.设计方法——软件设计本系统采用自顶向下的设计，设计一个顶层文件和三个底层文件。各模块关系如下：八段译码模块(decode4_7)交通灯控制器（jiaotongdeng）系统工作模块(traffic1)八段译码模块(decode4_7)分频模块(blk1)程序流程图：主支干道交替进行主干道通，支干道亮红灯译码模块译码及显示分频器分频clk（blk1）主模块（traf

8、fic1）