dsp课程设计 基于dsp开发板的语言信号滤波处理 电信毕业设计

《dsp课程设计 基于dsp开发板的语言信号滤波处理 电信毕业设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、DSP原理与接口技术课程设计报告基于DSP开发板的语言信号滤波处理姓名：班级：09电信1学号：200930590120093059012009305901指导老师：日期：2012.XX.XX～2012.XX.XX华南农业大学工程学院摘要通过语音传递信息是人类最重要、最有效、最常用、最方便的交换信息的方法，因此，如何去除混杂在有用信号中的噪声并获得低损甚至无损的有用语音信号成为语音信号处理（即用数字信号处理技术和语言学知识对语音信号进行处理并提取有用信息）至关重要的问题。但是因为语音识别技术对信号噪声非常敏感，系统本身和器件对系统的处理结果都有着不可忽视的干扰，因此很难实现效果较好的语

2、音信号滤波处理。而DSP因为运算速度快，片上资源丰富和能够实现复杂的线性和非线性算法等特性，在语音信号处理技术方面有明显的优势。虽然DSP自身在一定程度上也是语音信号干扰源，但综其上述良好特性，以及干扰源的不可避免性，我们选择用DSP实现语音信号滤波处理。为了实现基于DSP开发板的语音信号滤波处理，我们对混杂噪声信号的有用信号音频进行时域和频谱分析，得出其频谱特性后，在软件编程方面，我们用汇编语言在CCS中设计出三个滤波器，分别是：低通滤波器、高通滤波器以及带通滤波器，同时实现A/D和D/A转换。在硬件方面，通过接口电路从电脑下载混杂噪声的有用音频，以及将程序下载到芯片中。语音信号在

3、硬件电路芯片上进行ADC转换变为数字信号，通过滤波、压缩等变化滤去噪声之后再进行DA转换返回模拟语音信号并从硬件电路输出。从而实现DSP的语音信号滤波处理。关键词:语音信号处理滤波DSP39目录391方案比较与选择1.1方案目标基于DSP开发板，在CCS中用汇编语言设计一个滤波器，运用该滤波器能将混杂有高频噪声的歌声中的噪声信号去除。滤波的整个过程通过DSP开发板上实现，并且要满足以下要求：1、根据被处理对象设置滤波器参数；2、该滤波器要用汇编语言实现；3、待处理语音信号采集通过开发板上的信号采集模块输入；4、所设计的滤波器能滤除语音信号中的高频噪声；5、实现滤除噪声功能后，能在电脑

4、上显示滤波器的频谱；6、通过开发板上的语音模块播放处理后的语音信号；我们组将合成信号（混有高频噪声与有用的歌曲信号）通过DSP开发板的耳机输入接口输入TMS320VC5416芯片，该音频信号的时域波形和频域波形如图1、图2、图3、图4所示：图1混合时域波形（1）图2混合时域波形（2）39图3混合时域波形（3）图4混合频域波形通过滤波器对高频噪声的滤除后，理想情况下的有用信号输出时域波形和频域波形如图5、图6所示：39图5理想结果时域图6理想结果频域而被滤除的高频噪声信号的时域波形和频域波形则分别如图7、图8所示：图7噪声时域39图8噪声频域1.2方案选择1.2.1滤波器选择A.IIR

5、数字滤波器IIR数字滤波器具有无限的脉冲响应，具有如下特点：1.IIR数字滤波器的系统函数可以写成封闭函数的形式；2.IIR数字滤波器采用递归型结构；3.IIR数字滤波器在设计上可借助成熟的模拟滤波器的结果；4.IIR数字滤波器需要加相位校准网络；IIR数字滤波器的相位特性不好控制，当对相位要求较高的时候，需要外加相位校准网络。由于IIR数字滤波器采用递归型结构，结构上带有反馈回路，在运算的舍入处理过程中，会使误差不断累积，致使有时会产生微弱的寄生振荡。但是在设计上，IIR数字滤波器能借助成熟的模拟滤波器结果，如巴特沃斯、契比雪夫等，因有现成的设计数据或图表可以查阅，使设计工作量相对

6、比较小，对计算工具的要求也不高。39B.FIR滤波器FIR滤波器为有限长单位冲激响应滤波器，是数字信号处理系统中最基本的原件，它能够保证任意幅频特性的同时又具有严格的线性相频特性，与此同时，它的单位抽样响应是有限长的，因此，FIR滤波器是稳定的系统。它具有如下特点：1.FIR滤波器系统的单位冲激响应h(n)在有限个n值处不为零；2.FIR滤波器的系统函数H（z）在

7、z

8、>0处收敛，极点全部在z=0处，是因果系统；3.FIR滤波器在结构上主要为非递归结构，没有输出到输入的反馈；FIR滤波器能够在DSP芯片中实现，DSP芯片中有专用的数字信号处理函数可以调用，因此，在DSP芯片中，FIR

9、滤波器的实现相对简单。但是由于程序是顺序执行的，它的速度会受到限制。1.2.2DSP芯片选择A.TMS320C5402TI公司第五代16bit定点DSP处理器，它适用于语音通信等实施嵌入应用场合，其特性为：操作速度可以达100MIPS；先进的多总线结构；整合维特比加速器；数据/程序寻址从、空间为1M×16bit，内置4K×16bit的ROM和16K×16bit的RAM；内置可编程等待状态发生器、锁相环（PLL）时钟产生器、两个多通道缓冲串口、两个16位定时