基于雷达信号的高速数据采集系统的设计

基于雷达信号的高速数据采集系统的设计

ID:40919122

大小:390.45 KB

页数:4页

时间:2019-08-10

基于雷达信号的高速数据采集系统的设计_第1页
基于雷达信号的高速数据采集系统的设计_第2页
基于雷达信号的高速数据采集系统的设计_第3页
基于雷达信号的高速数据采集系统的设计_第4页
资源描述:

《基于雷达信号的高速数据采集系统的设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于雷达信号的高速数据采集系统的设计于洪闫晓燕(琼州大学物理系,海南省五指山市)摘要:本文介绍了一种基于雷达信号的高速数据采集的方法,从系统的硬件设计,电路实现以及它的工作时序几个方面来说明了系统是如何进行工作的。文章从系统的要求出发介绍了整个系统的总体的设计方案及其原理,并详细描述了FPGA的配置过程。关键词:高速数据采集FPGA中图分类号:TN707文献标识码:BTheDesignofTheHigh-speeddatacollectingsystemtolodorsignalYuHongYanXiaoyan(Depa

2、rtmentofphysics,QiongZhouUnivorsity,WuxhishanHainan572200,China)AbstractThehigh-speedcollectingsystemtoladorsignalisintroducedinthepaper.Thehardwareconstitution,circuitrealizationandofworkingofthesystemareintroducedinthepaper.INthispaper,thewantedofthesystemisana

3、lyzed,andthedesignsubjectandprincipleofthesystemisintroduced,andtheofFPGAisdescribedindetail.KeywordsHigh-speeddatacollectingFPGA1概述随着对雷达、航空航天、通讯等领域的研究的不断深入,工程师们需要得到一些更加实时、完整的现场数据。比如说导弹拦截系统,从发现目标开始,就必须对预警系统得到的数据进行现场采集并且实时进行处理来跟踪目标,通过计算得到的数据来引导拦截导弹拦截目标,这样就需要有一个高速的

4、数据采集以及处理系统。文章中介绍了的是一种比较实用的高速数据采集的方法。系统要求我们采集8路模拟信号,并且采集的模拟信号的数据峰值总的速率可以达到480MSPS,如果直接采集需要速度很高的ADC,并且我们无法找到一种存储器的速度可以与此相匹配。所以在设计过程中我们采用8路模拟信号分别采集的方法,这样每个通道的峰值采样率为60MSPS,这样的话不仅可以大大降低设计的难度而且可以提高采集的精度。2总体设计方案信号采集的核心是模数转换技术。模数转换包括采样、保持、量化和编程四个过程。由于本系统的时钟频率为60MHz,分辨率要求

5、又较高,所以积分型、闪烁型、逐次逼近型等都无法适用于本次设计中,在本次设计中,采用了ADI公司生产的AD9432转换器。它是单片的、12位精度的并且具有105MSPS的高速模数转换器,另外片内还集成了高性能的采样保持放大器和参考电压源,还具有较低的功耗和较高的信噪比。系统中我们是对8路信号分别进行采集的,文章中我们以两路信号为例来说明整个系统的工作过程。如图1所示是其中两路信号的原理组成框图。1DCDC供电模块模拟信号数据总线隔离变AD转换器1G的FLASH高速FIFO中心逻压器AD943272V17160辑控制控制总线

6、存储器阵列模拟信号数据总线1G的FLASH隔离变AD转换器高速FIFO中心逻72V17160辑控制控制总线存储器阵列压器AD9432DCDC供电模块图1高速数据采集组成框图其中,隔离变压器主要完成对模拟信号的隔离措施;AD采集模块主要完成对模拟信号的采集,数模的转换;FIFO缓冲模块用来实现高速数据采集和比较低速的数据写入之间的匹配;中心逻辑控制完成所有模块之间的时序的控制。AD转换器的工作状态是通过逻辑控制模块FPGA生成的时钟信号来控制的,系统处于采集工作时,AD转换器和FPGA都被赋予同步的60M时钟信号,使得系统

7、在此时钟信号下,进行60Msps采样率的模数转换。由于高速AD转换器在最高采样率下,为了保证采样的精度,要求时钟信号波形沿的陡峭程度比较好,所以设计中为了解决这一问题我们采用MC10EL16差分驱动器来给AD提供时钟信号。针对高速数据与存储器写入速度较慢之间的不一致,本系统采用FIFO数据缓冲模块来实现他们之间速度的匹配。经过计算可以知道在一个周期内需要采集的数据量为9000Byte,所以我们选用了ADI公司生产的IDT72V17160,它是一个16位的16K的高速FIFO,最高可以达到100MHz。模拟信号经过隔离变压

8、器隔离,由AD9432采集以后,送入高速FIFO中,由FIFO进行缓存,然后把所采集的数据按照高8位、低8位的顺序送入存储器阵列进行存储。整个系统的逻辑控制我们用FPGA来实现,我们采用的是Xilinx公司的Spartan-IIE系列的XC2S50E。由于其丰富的门阵列资源,可以实现复杂的逻辑控制。我们可以看出,FP

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。