电子技术基础数字部分试题4

《电子技术基础数字部分试题4》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、湖南人文科技学院物理系电科09级物理学08级2010---2011学年第二学期数字电子技术课程考核试卷(B)考核方式:闭卷考试时量：120分钟题号一二三四总分合分人复查人实得分得分评卷人一、（填空题）：（每小题3分，共30分）1．3个变量可构成8个最小项，全体最小项之和为1。2．若用二进制代码对48个字符进行编码，则至少需要6位二进制数。3．常用逻辑门电路的真值表如表1所示，则F1、F2、F3分别属于何种常用逻辑门。表1ABF1F2F300110010111001111101F1同或；F2与非；F3或。4．己知逻辑函数，则卡诺图中有

2、3个最小项。5．TTL与非门的多余输入端悬空时，相当于输入高电平。6．半导体数码显示器的内部接法有共接法和共接法两种形式。7．若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。8．四位二进制减法计数器的初始状态为0011，四个CP脉冲后它的状态为。9．组合逻辑电路中的竞争冒险是由于信号在门电路中传输时存在。10．在A/D转换过程中，不可避免存在量化误差。得分评卷人二、（选择题）：（每小题2分，共20分）1．一位十六进制数可以用（C）位二进制数来表示。A、1B、2C、4D、162．逻辑函数式F=ABC+++的逻辑值为(B)A0

3、B1CABCD3．串行加法器的进位信号采用（超前）传递，并行加法器的进位信号采用（诸位）传递。A超前，逐位B逐位，超前C逐位，逐位　D超前，超前4.要求JK触发器状态由0→1，其激励输入端JK应为（B）A、JK=0×B、JK=1×C、SR=×0D、SR=×15.同步计数器和异步计数器比较，同步计数器的显著优点是(A)A、工作速度高B、触发器利用率高C、电路简单D、不受时钟CP控制6、下列逻辑电路中为时序逻辑电路的是(C)A、变量译码器B、加法器C、数码寄存器D、数据选择器7.同步时序电路如图所示，当A=1时其状态方程为（B）A、B、

4、C、D、8.JK触发器要实现Qn+1=1时，J、K端的取值为（D）A、J=0,K=1B、J=0,K=0C、J=1,K=1D、J=1,K=0179.如图所示，用74LVC161构成的计数器的模数是（C）A、模9B、模10C、模11D、模1210.用555定时器构成单稳态触发器，其输出脉宽为（B）A、0.7RCB、1.1RCC、1.4RCD、1.8RC得分评卷人三、用卡诺图化简下列画：（共10分）L=（A，B，C，D）=Σm（0，13，14，15）+Σd(1，2，3）ABCDA得分评卷人四、（分析设计题）：（共40分）1.有一组合逻辑电

5、路如图所示，写出Y的逻辑表达式，并分析此电路的逻辑功能。(10分)172.用任意逻辑门设计一个三位的奇偶检验器，即当3位数中有奇数个1时，输出为1，否则输出为0。（10分）3.电路如图所示，写出驱动方程，状态方程，列出状态表，画出状态图，并确定逻辑功能。（10分）174．试说明如下图所示的用555定时器构成的电路功能，求出、和，并画出其输出波形。（10分）17