邵小桃-电磁兼容和PCB设计Ch(I)

《邵小桃-电磁兼容和PCB设计Ch(I)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第8章静电放电抑制的基本概念电磁兼容与PCB设计静电放电现象ESD保护技术本章内容8.1静电放电现象1.静电放电-ESD(ElectrostaticDischarge)静电是自然环境中最普遍的电磁危害源。静电电荷产生的种类有静电传导、分离、感应和摩擦。任何两个不同材质的物体接触后再分离，均可产生静电物体之间的感应也会产生静电。摩擦是一个不断接触与分离的过程，所以大多数的非导体材料相互摩擦就会产生静电。其实，摩擦产生静电的实质也是一种接触后再分离而产生的静电。具有干扰危害的静电一旦找到合适的放电路径，就会产生放电现象。静电的危害主要就是通过静电的放电现象

2、引起的。材料棉纱毛丙烯聚脂尼龙维尼纶/棉棉（100%）1.20.911.714.71.51.8维尼纶/棉（55%/45%）0.64.512.312.34.80.3聚脂/人造丝（65%/35%）4.28.419.217.14.81.2聚脂/棉（65%/35%）14.115.312.37.514.713.8不同材料的衣服摩擦产生的静电电压(kV)ESD是一个上升时间可以小于1ns甚至几百个ps的非常快的过程。它可以产生几十kv/m甚至更大电磁脉冲。频谱从DC到几GHz。ESD对电子器件和高速电子设备不但有破坏作用，也有非常强的EMI。人体的静电放电模型可用

3、电阻R和电容C串联来模拟设人体电阻为500Ω，电容300pF，带静电压为10kV，放电电流峰值:Ip=V/R=20A，放电时间很短，近似为td=RC=150ns。静电能量为芯片的输入电阻Ri为6kΩ，正常工作的数字信号幅度为3.3V，宽度为2ns，数字信号包含的能量为:静电放电产生的电磁场静电放电在一个对地短接的物体暴露在静电场中时发生。两个物体之间的电位差将引起放电电流，传送足够的电量以抵消电位差。这个高速电量的传送过程即ESD。在这个过程中，将产生潜在的破坏电压、电流及电磁场。ESD能量传播有两种方式：放电电流通过导体传播激励一定频谱宽度的脉冲能量

4、在空间传播所有元器件、组件和设备在焊接、组装、调试和实际使用时都可能受到静电或ESD的破坏或损伤。所以元器件、组件和设备要有一定的抗静电能力才能保证其静电安全。如果一个元件的两个针脚或更多针脚之间的电压超过元件介质的击穿强度，就会对元件造成损坏。这是MOS器件出现故障最主要的原因。静电放电脉冲的能量可以产生局部地方发热2.静电放电的危害被直接通过敏感电路的ESD电流损坏或摧毁。这种损坏由于ESD电流直接进入元件管脚，通常导致永久损坏。被流过接地回路的ESD电流损坏或摧毁。通常大部分的电路设计者，都认为接地回路是低阻抗的，由于接地回路的抖动，实际上它不是

5、低阻抗的，结果就是经常摧毁电路。而且地的抖动，也会造成CMOS电路的LATCH-UP.被电磁场耦合损坏。这种影响通常不会造成电路摧毁，因为通常只是一小部分ESD能量被耦合到敏感电路。被预先放电的电场损坏。这种损坏模式不象其他几种模式那么普遍，它通常在非常敏感和高阻抗的模拟电路中看到。3.四种和PCB有关的ESD损坏模式：8.2ESD保护技术防止静电荷的产生和积累，彻底消除静电放电发生；使物体表面绝缘，防止静电放电发生；控制静电放电的路径，阻隔ESD效应的发生，避免对电路的影响。1.ESD防护的关键：（1）火花缝：它是由两个尖角距离为6到10mils的面

6、对面三角形构成。其中一个三角形接到0V地平面上，另一个接到每一个信号线上。这种火花缝通常ESD事件反应较慢，而且提供的保护也是最小的。如下图所示：I/OconnectorController0V地平面信号线2.静电放电保护的几种常用方法：（2）放置高电压电容用耐压至少为1.5kV的圆盘状的陶瓷电容，放在I/O连接器的最靠近位置。如果电容耐压太低，就会在ESD事件初次发生时被毁坏。（3）专用ESD抑制元件采用专为瞬时电压抑制而设计的半导体元件。（4）LC滤波器采用低通LC滤波器，阻止高频ESD能量进入系统。电感对脉冲呈高阻抗特性，从而衰减非脉冲能量进入系

7、统。电容被放在电感的输入端，而不是电感的输出端或I/O端。3.PCB静电防护设计I/O端口与电路分离，隔离开单独地，电缆接I/O地或浮地。数字电路时钟前沿时间小于3ns时，要在I/O连接器端口对地间设计火花放电间隙防护电路。空气击穿场强为30kV/cm，壳接地时安全距离为0.05cm，壳不接地时安全距离为0.84cm。火花间隙应小于这个距离。I/O端口加高压电容器，加在刚刚出口的位置，电容耐压要足够，多用陶瓷电容器。I/O端口加LC滤波器。ESD敏感电路采用护沟和隔离区的设计方法。PCB上下两层采用大面积敷铜并多点接地。电缆穿过铁氧体环可以大大减小ES

8、D电流，也可减小EMI辐射。多层PCB比双层PCB的防非直击ESD性能改善10到100倍。回路