cpu架构简析

《cpu架构简析》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、CPU架构解析报告报告人：夏栩四川农业大学信息工程学院本报告旨在从x86、MIPS、ARM等不同，简单分析说明各种架构之间关系、以及各自特点。首先明确体系架构和体系结构的定义，然后分别论述x86、ARM、MIPS架构的特点，然后是简单介绍ARM与MIPS对比，ARM与X86对比，最后是谈一下对ARM处理器的前景观望。首先，体系架构的定义：CPU架构是CPU厂商给属于同一系列的CPU产品定的一个规范，主要目的是为了区分不同类型CPU的重要标示。目前市面上的CPU主要分有两大阵营，一个是intel系列CPU，另一个是AMD系列CPU。图表1第一块支持X86指令集的Inteli8086处理器

2、图表2AMD系列CPU体系结构的定义:在计算世界中,"体系结构"一词被用来描述一个抽象的机器,而不是一个具体的机器实现。一般而言，一个CPU的体系结构有一个指令集加上一些寄存器而组成。“指令集”与“体系结构”这两个术语是同义词。一、x86、ARM、MIPS架构x86、ARM、MIPS算是是目前最常见也相对最知名的处理器架构了。·1、x86架构图表3X86架构处理器示意图x86或80x86是英特尔首先开发制造的一种微处理器体系结构的泛称。该系列较早期的处理器名称是以数字来表示，并以“86”作为结尾，包括Intel8086、80186、80286、80386以及80486，因此其架构被称为

3、“x86”。x86架构于1978年推出的Intel8086中央处理器中首度出现，它是从Intel8008处理器中发展而来的，而8008则是发展自Intel4004的。8086在三年后为IBMPC所选用，之后x86便成为了个人电脑的标准平台，成为了历来最成功的CPU架构。8086是16位元处理器；直到1985年32位元的80386的开发，这个架构都维持是16位元。接着一系列的处理器表示了32位元架构的细微改进，推出了数种的扩充，直到2003年AMD对于这个架构发展了64位元的扩充，并命名为AMD64。后来Intel也推出了与之兼容的处理器，并命名为Intel64。两者一般被统称为x86-

4、64或x64，开创了x86的64位时代。值得注意的是Intel早在1990年代就与惠普合作提出了一种用在安腾系列处理器中的独立的64位架构，这种架构被称为IA-64。IA-64是一种崭新的架构，和x86架构完全没有相似性。（对于Intel和AMD的处理器技术，打算专门挑些典型的区别总结一篇文章）x86架构是重要地可变指令长度的CISC。字组（word,4字节）长度的内存存取允许不对齐内存位址，字组是以低位字节在前的顺序储存在内存中。向后相容性一直都是在x86架构的发展背后一股驱动力量（设计的需要决定了这项因素而常常导致批评，尤其是来自对手处理器的拥护者和理论界，他们对于一个被广泛认为是

5、落后设计的架构的持续成功感到不解）。但在较新的微架构中，x86处理器会把x86指令转换为更像RISC的微指令再予执行，从而获得可与RISC比拟的超标量性能，而仍然保持向前兼容。如今，我们面前的PC机基本都是x86架构计算机。如果你想尝试其他架构的计算机，首先要考虑的是放弃Windows系统。（好消息是即将正式发布的Windows8将支持x86和ARM两种架构）·2、ARM架构图表4ARMCortex-A9架构处理器图表5ARMCortex-A8处理器隶属于Cortex-A系列，基于ARMv7-A架构ARM架构（进阶精简指令集机器（AdvancedRISCMachine），较早称作Aco

6、rnRISCMachine）是一个32位元精简指令集（RISC）处理器架构，其广泛地使用在许多嵌入式系统设计。由于节能的特点，ARM处理器非常适用于移动通讯领域，符合其主要设计目标为低耗电的特性。ARM架构包含了下述RISC特性：1.读取／储存架构2.正交指令集（任意存取指令可以任意的寻址方式存取数据Orthogonalinstructionset）3.大量的16×32-bit寄存器阵列（registerfile）4.固定的32bits操作码（opcode）长度，降低编码数量所产生的耗费，减轻解码和流水线化的负担。5.大多均为一个CPU周期执行。为了补强这种简单的设计方式，相较于同时期

7、的处理器如Intel80286和Motorola68020，还多加了一些特殊设计：1.大部分指令可以条件式地执行，降低在分支时产生的负重，弥补分支预测器（branchpredictor）的不足。2.算数指令只会在要求时更改条件编码（conditioncode）3.32-bit筒型位移器（barrelshifter）可用来执行大部分的算数指令和寻址计算而不会损失效能4.强大的索引寻址模式（addressingmode）5.精简但快速的双优先级中断