集成逻辑门电路1

《集成逻辑门电路1》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、3集成逻辑门电路3.1二、三极管开关特性3.2TTL集成逻辑门3.3CMOS集成门电路3.4逻辑门电路使用中的几个实际问题3.1二、三极管开关特性3.1.1二极管的开关特性1.二极管的开关特性二极管最重要的特性是单向导电性，即正向导通，反向截止。二极管相当于一个受电压控制的开关。iDuD+_UOiDOuDUOkaiDuD+－iDOka忽略导通电压二极管的模型恒压模型理想模型iDuD+－iDOka理想模型理想二极管的开关特性:开关接通时，电阻为零；断开时，电阻为无穷大。uRDitt—渡越时间，反向恢复时

2、间。ts—存储时间tre=ts+tt—反向恢复时间二极管的实际开关特性:开关时间:一般为几十到几百纳秒。(1)二极管与门uIARuIB+VccDADBuO低低低高低高低高低低高高uOuIBuIA输出输入二极管与门电平表2.二极管逻辑电路(2)二极管或门uIAuIBRuODADB低高高高低高低高低低高高uOuIBuIA输出输入二极管或门电平表3.1.2三极管的开关特性1.动态开关特性三极管这种在外加电压作用下，截止和饱和后的稳态模型，它反映了三极管的静态开关特性。如果三极管只工作在截止状态，管子截止相当

3、于开关断开。如果三极管只工作在饱和状态，管子饱和相当于开关接通。(1)静态开关特性(2)动态开关特性a.三极管开关电路图RcVccRBV11VV22VuO10k+－1kuI+－S5Vb.三极管开关电路波形图ooouoiCICS0.9ICS0.1ICSVCCtontoffV2V1tttuIa)开关时间延迟时间td——从uI上跳开始到iC上升到0.1ICS所需要的时间。上升时间tr——iC从0.1ICS上升到0.9ICS的时间。接通时间ton——td与tr之和。ooouoiCICS0.9ICS0.1I

4、CSVCCtontoffV2V1tttuI存储时间tS——iC从ICS下降到0.9ICS的时间。关断时间toff——ts与tf之和。下降时间tf——iC从0.9ICS下降到0.1ICS的时间。ooouoiCICS0.9ICS0.1ICSVCCtontoffV2V1tttuI开关时间——三极管的接通时间ton、关断时间toff，统称为开关时间。开关时间越短，开关速度也就越高。管子的结构工艺，外加输入电压的极性及大小。b)影响开关时间的因素c)提高开关速度的途径制造开关时间较小的管子；设计合理的外电路。通

5、常toff>ton、ts>tf。因此控制三极管的饱和深度，减小ts是缩短开关时间、提高开关速度的一个主要途径。给三极管的集电结并联一个肖特基二极管(高速、低压降)，可以限制三极管的饱和深度，从而使开断时间大大缩短。将三极管和肖特基二极管制作在一起，构成肖特基晶体管，可以提高电路的开关速度。(a)电路图；(b)电路符号2.晶体管逻辑电路RB1uo6.8k+－(A)(L)uI+－RC330RB222kVBB5V+VCC(+5V)反相器电路图(1)反相器(非门)工作原理：a.当uI高电平时，晶体管饱和

6、导通，输出uO0b.当uI低电平时晶体管截止，输出uOVCCBJT工作状态uIuO低截止高高饱和低非门电平表RB1uo6.8k+－(A)(L)uI+－RC330RB222kVBB5V+VCC(+5V)反相器电路图反相器的输出与输入关系可表示为(2)与非门将二极管与门和晶体管非门复合在一起可构成与非门。&ABL1&AB与非门逻辑图RB1uo6.8k+－(A)(L)uI+－RC330RB222kVBB5V+VCC(+5V)反相器电路图uIARuIB+VccDADB同理，可将二极管或门和非门

7、复合在一起可构成或非门。(3)或非门1ABL11AB或非门逻辑图3.1.3场效应管的开关特性1.MOS场效应管(MOSFET)的开关特性数字电路中普遍采用增强型的MOSFET。当漏源电压uDS较高时：当uGS大于UT，MOSFET工作在变阻状态，相当于开关接通。栅源电压uGS小于开启电压UT时，MOSFET处于截止状态，相当于开关断开；MOSFET的开关模型uGSUTgsdb截止状态uGS+_gdssuGS+_gdss变阻状态MOS场效应管的开关速度往往比双极型管低，但随着工艺的改进

8、，集成CMOS电路的速度已和TTL电路不差上下。2.MOS管开关电路电阻负载反相器电路a.当u1