欢迎来到天天文库
浏览记录
ID:40707383
大小:1.15 MB
页数:24页
时间:2019-08-06
《集成电路材料与器件物理基础》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第二章集成电路材料与器件物理基础§2.1-2.3略§2.4PN结及结型二极管§2.5双极型晶体管§2.6MOS晶体管§2.7MESFET集成电路材料分类材料电导率(S/cm)导体铝、金、钨、铜等,镍铬等合金,重掺多晶硅~105半导体硅、锗、砷化镓、磷化铟、氮化镓10-9~102绝缘体SiO2、Si3N410-22~10-14§2.4PN结了解pn结的意义pn结---多数半导体器件的核心单元电子器件:整流器(rectifier)检波器(radiodetector)双极晶体管(BJT)光电器件:太阳能电池(
2、solarcell)发光二极管(LED)半导体激光器(LD)光电二极管(PD)突变结线形缓变结pn根据杂质浓度的分布,可以划分为:同质pn结异质pn结根据结两边的材料不同,可划分为:通过控制施主与受主浓度的办法,形成分别以电子和空穴为主的两种导电区域,其交界处即被称为p-n结。pn结的结构在接触前分立的P型和N型硅的能带图pn结形成的物理过程电子空穴扩散eVbi(b)接触后的能带图平衡态的pn结CEFEiEVEeVbi漂移电流扩散电流内建电场E接触电势差Vbi漂移漂移空间电荷区扩散扩散pnE+--0pn
3、电压表反向偏压下的PN结随着反向偏压的增加,PN结的耗尽区加宽。+--0pn电压表正向偏压下的PN结随着正向偏压的增加,PN结的耗尽区变窄。EvEcEipEinEFnq(Vbi–VD)EFpEvEcEipEinEFqVD平衡态下理想PN结的能带图正向偏压下理想PN结的能带图EvEcEipEinEFnq(Vbi–VD)EFp反向偏压下理想PN结的能带图理想PN结半导体二极管电流方程PN结符号PN结的基本应用整流:使一个正弦波流经二极管,则只有大于零的正向部分会到达后面的电路,这种滤除负向信号的过程称为整流
4、电流隔离:电流单向流动§2.4结型二极管内建电场EEFEvEcqVDE0EFmE0EFnEvEcqVD金属与N型材料接触内建电场EE0EFmE0EFpEvEcqVD金属与P型材料接触EFEvEcqVD反向偏压,垫垒提高,无电流通过肖特基接触肖特基接触是指金属和半导体材料相接触的时候,在界面处半导体的能带弯曲,形成肖特基势垒。势垒的存在才导致了大的界面电阻。具有肖特基接触的金属与半导体界面形成结二极管,符号正向偏压,垫垒降低,有电流通过欧姆接触欧姆接触是指金属与半导体的接触,而其接触面的电阻值远小于半导体
5、本身的电阻。金属作为半导体器件的电极,要求具有欧姆接触。E0EFmE0EFnEvEcE0EFmE0EFpEvEc欧姆接触的金属与N型材料的选择欧姆接触的金属与P型材料的选择实现良好的欧姆接触:(1)选择金属与半导体材料,使其结区势垒较低(2)半导体材料高掺杂双极型晶体管第一个PN结须正偏,才能正常工作,阀值电压为0.8V。整个器件上跨接5V的电压,已经进入P区的电子会继续向上运动。P区要很薄,才能保证跨接的5V的电压对电子的控制。底部的N型半导体提供电子,叫发射极(Emitter)P型半导体作为PN结的
6、基本结构,叫基区(Base)顶部的N型半导体收集另一个N型半导体提供的电子,叫集电极(Collector)发射结正偏,集电结反偏时,为放大工作状态。发射结正偏,集电结也正偏时,为饱和工作状态。发射结反偏,集电结也反偏时,为载断工作状态。发射结反偏,集电结正偏时,为反向工作状态。双极型晶体管发射结集电结NPN工作状态:§2.6MOS晶体管场效应晶体管(FET)由于附近电压作用而形成电子或空穴聚积的效应称为场效应。源漏源漏附近正电压所产生的场效应有效提高半导体材料表面电子数目,从而获得更大电流负电压使越来越
7、多的电穴聚积起来,源漏电流越来越小,最终形成NPN结构,无源漏电流夹断MOS晶体管常开型,也称耗尽型晶体管源漏栅常关型,也称增强型晶体管MOS晶体管栅极多采用掺杂多晶硅,绝缘层采用二氧化硅。增强型MOS晶体管栅区较小且形状不随电场变化。CMOS电路里,全部采用增强型的NMOS和PMOS。ComplementaryMetalOxideSemiconductor(CMOS)MOS晶体管源漏GNDVGS+VDS+N载止区:VGS8、GS+VDS+饱和区:0<(VGS-VT)VDS>0,电流与VDS,VGS有关NMOS晶体管载止区线性区饱和区其中为跨导系数IDS和哪些参数有关?引入跨导衡量MOS器件的增益线性区饱和区JFET(junctiongatefield-effecttransistor)pnn源漏栅耗尽层IDSVDS按VGS=0时,沟道的开启情况,JFET同样可分为常开型(耗尽型)和
8、GS+VDS+饱和区:0<(VGS-VT)VDS>0,电流与VDS,VGS有关NMOS晶体管载止区线性区饱和区其中为跨导系数IDS和哪些参数有关?引入跨导衡量MOS器件的增益线性区饱和区JFET(junctiongatefield-effecttransistor)pnn源漏栅耗尽层IDSVDS按VGS=0时,沟道的开启情况,JFET同样可分为常开型(耗尽型)和
此文档下载收益归作者所有