01111609王利利三位全加器

《01111609王利利三位全加器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《计算机组成原理》课程实验计算机组成原理实验报告题目:__三位全加器___学号:01111609_______姓名：_王利利_______教师:孙丽________东南大学成贤学院计算机系2013年10月30日4《计算机组成原理》课程实验实验题目实验报告正文一律使用A4打印纸打印或手写，页眉上标明“《XXXX》课程实验”字样。页面设置上边距2.5cm，下边距2cm，右边距2cm（左装订），多倍行距1.25倍。正文用宋体5号字，页眉和页脚同宋体小5号字并居中。1、实验内容三位全加器的设计与实现。2、实验目的与要求a)通过课本的学习熟练掌握一下全加器和半加器的设计。b)熟悉实验硬件

2、平台的使用c)、理解层次化的设计方法3、实验环境Max+plusII的开发软件4、设计思路分析（包括需求分析、整体设计思路、概要设计）一个3位全加器可以由3个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接5、详细设计1)参考书本了解串行加法器的理论知识；2）之前已经做过一位全加器的设计，通过串行方法进行设计；3）设计步骤如下：a)由三位全加器可以看做3个1位全加器级联而成，首先采用基本逻辑门设计一位全加器，而后通过多个1位全加器级联实现3位全加器。b)根据原理图链接好如图一c)进行编译d)进行仿真如

3、图二4《计算机组成原理》课程实验1、实验结果与分析图一：电路图由三位全加器串联组成.（c4为和c3为进位）图二：仿真波形14《计算机组成原理》课程实验仿真波形2：取了一个特例p7=0;p6=p5=p4=p3=p2=p1=1;则相应地结果为c4=0;c3=c2=c1=1.1、实验体会与建议通过这次实验学习并且掌握了QuartusⅡ开发平台的基本使用，学习了基于原理图输入设计法设计数字电路的方法，能用原理图输入设计法设计通过三个全加器串联可以设计三位全加器但是这种方法运行速度慢有较大的时延。4