输入输出接口与控制

《输入输出接口与控制》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第9章输入输出接口与控制本章全面、系统的介绍了微机系统的输入输出接口及其技术。首先，从宏观和理论的角度，系统说明了输入输出接口在微机系统中的角色和地位，接口的基本功能、CPU和接口的数据传输方式等技术基础。通过对可编程中断控制器82C59A和并行接口82C55这两个芯片介绍，描述了实际的输入输出控制。介绍了两个实际的串行接口，并将目前常用的串行数据的传送方式、串行接口标准等知识给于描述。然后，将被广泛应用的SCSI接口以及所采用的技术进行了描述，知识新而实用。最后以实例介绍了常用的数模（D/A）转换器和模数（A/D）转换器及其所采用的技术。9．1接口技术基础接口电路又称为I

2、/O接口。I/O接口就是为了解决CPU与外设之间信息的交换问题，I/O接口是CPU与外设之间传输信息的部件，每个外设都通过I/O接口与CPU相连。如图所示。CPUI/O接口外设9．1．1接口的基本功能I/O接口应具有以下主要功能：1。信号转换。2。数据缓冲。3。地址译码和设备选择逻辑。4。CPU与外设之间传输数据所需的控制逻辑和状态信号。5。校验和检查。接口上的信息交换通常，输入/输出设备接收或发送信息的速度与CPU的操作速度相比相差甚远。所以对输入/输出设备的控制可以采用信号交换（或查询）的方法。图所示为输入/输出接口的逻辑原理框图。控制数据总线数据CPU外围设备数据端口

3、状态端口控制端口地址总线控制总线状态输入/输出接口电路接口部件的I/O端口及其编址方式1.I/O端口在输入输出接口中，可以通过CPU进行读/写的寄存器又叫端口。存放数据的叫数据端口。存放外设状态信息的寄存器叫状态端口，2.I/O端口的编址方式每个端口都有一个端口地址，端口地址的编址方式有两种：统一编址方式和独立编址方式。①统一编址方式是把每一个I/O端口地址看成是一个存储器单元地址。②独立编址方式CPU和接口的数据传输方式CPU与外设之间的数据传输方式主要有：程序控制方式、中断控制方式、直接存储器存取（DMA）方式通道控制方式。程序控制方式程序控制方式数据传输是指在程序控制

4、下进行信息传送，程序控制方式又分为无条件传输方式和查询工作方式。1.无条件传输方式所谓无条件传输是指CPU不用查询外设的状态而直接进行信息传输。2.查询传输方式查询传输方式也叫有条件传输方式。因为CPU与外设的工作是异步的，不能保证CPU执行输入操作时，外设已经处于“准备好”状态，而CPU执行输出操作时，外设已处于“空闲”状态。中断传输方式所谓中断是CPU在执行程序的过程中，由于某种外部或内部事件的发生，强迫CPU停止当前正在执行的程序，转去执行为该事件服务的特殊程序，在对该事件服务结束后，再自动返回到被中断的程序继续执行。中断过程如图所示。DMA传输方式与条件查询方式比起

5、来，利用中断方式传送数据可以大大提高CPU的效率。但是在中断方式下每进行一次传送数据，都必须通过CPU执行一次中断处理程序，而且每次中断CPU都要保护断点和现场，执行完中断程序后，都要恢复断点和现场等，这都要花费CPU大量的时间。这对于一个传输速度较高、数据传输来较大的I/O设备（如硬盘）来说，就显得速度太慢了。为了解决这个问题，就需要改变数据的传输方式，这就是不仅可以按字节而且可以按数据块进行传输，即直接存储器存取方式(DirectMemoryAccess)，简称DMA方式。I/O通道控制方式对于有大量I/O设备的微机系统，采用通道技术是一种更理想方法。通道是一个用来控制

6、外设工作的硬件机制，通道是独立于CPU的专门负责输入输出工作的处理机,它具有自己的指令，包括读、写、控制、转移、结束和空操作等指令。它对外设统一管理，代替CPU对输入输出操作进行控制9.2输入输出控制在微机系统中，外围设备越来越多，其功能也越来越强，控制起来也就更加复杂，输入/输出控制技术通常也就采用硬件技术与软件相结合的方法来实现，所以，输入/输出控制技术是硬件和软件结合在一起的一项综合技术。1.可编程中断控制器82C59A芯片82C59A是为简化微机系统中断接口而设计的LSI外围芯片。通常把该电路称为可编程中断控制器（PIC），它是一种高性能的CHMOS优先权中断控制器

7、。经级联可接受8至64个中断输入，可实现多种优先权策略。82C59AVccGND处理机接口D0~D7RDWDCSA0INTINTA级联接口CAS0~CAS2SP/EN中断输入IR0~IR7可编程中断控制器82C59A的引线信号示意图82C59A的内部体系结构82C59A内部体系结构是由八个功能部件构成，它们分别是：数据总线缓冲器读/写逻辑控制逻辑中断服务寄存器（ISR）中断请求寄存器（IRR）优先级仲裁器中断屏蔽寄存器（IMR）以及级联缓冲器/比较器数据总线缓冲器控制逻辑读/写逻辑级联缓冲器/比较器中断屏蔽寄存器（