ALLEGRO 约束规则设置步骤(以DDR 为例)

ALLEGRO 约束规则设置步骤(以DDR 为例)

ID:40560989

大小:234.36 KB

页数:10页

时间:2019-08-04

ALLEGRO 约束规则设置步骤(以DDR 为例)_第1页
ALLEGRO 约束规则设置步骤(以DDR 为例)_第2页
ALLEGRO 约束规则设置步骤(以DDR 为例)_第3页
ALLEGRO 约束规则设置步骤(以DDR 为例)_第4页
ALLEGRO 约束规则设置步骤(以DDR 为例)_第5页
资源描述:

《ALLEGRO 约束规则设置步骤(以DDR 为例)》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、ALLEGRO约束规则设置步骤(以DDR为例)Dyyxh@pcbtechtzyhust@163.com本文是我对约束规则设置方面的一些理解,希望对新手能有所帮助。由于本人水平有限,错误之处难免,希望大家不吝赐教!在进行高速布线时,一般都需要进行线长匹配,这时我们就需要设置好constraint规则,并将这些规则分配到各类netgroup上。下面以ddr为例,具体说明这些约束设置的具体步骤。1.布线要求DDR时钟:线宽10mil,内部间距5mil,外部间距30mil,要求差分布线,必需精确匹配差分对

2、走线误差,允许在+20mil以内DDR地址、片选及其他控制线:线宽5mil,内部间距15mil,外部间距20mil,应走成菊花链状拓扑,可比ddrclk线长1000-2500mil,绝对不能短DDR数据线,ddrdqs,ddrdm线:线宽5mil,内部间距15mil,外部间距20mil,最好在同一层布线。数据线与时钟线的线长差控制在50mil内。2.根据上述要求,我们在allegro中设置不同的约束针对线宽(physical),我们只需要设置3个约束:DDR_CLK,DDR_ADDR,DDR_DA

3、TA设置好了上述约束之后,我们就可以将这些约束添加到net上了。点击physicalruleset中的attach……,再点击右边控制面板中的more,弹出对话框如上图所示,找到ckn0和ckp0,点击apply,则弹出选中左边列表中的NET_PHYSICAL_TYPE,在右边空格内输入DDR_CLK,点击apply,弹出即这两个net已经添加上了NET_PHYSICAL_TYPE属性,且值为DDR_CLK.类似的,可以将DDR数据线,数据选通线和数据屏蔽线的NET_PHYSICAL_TYPE设为

4、DDR_DATA,DDR地址线,片选线,和其他控制线的NET_PHYSICAL_TYPE设为DDR_ADDR.上述步骤完成后,我们就要将已经设好的约束分配到这些netgroup上。如下图点击assignmenttable……弹出对话框如下图所示,我们对不同的信号组选择各自的physical约束有人可能会问,为什么你这还有area0,area1啊?这是因为你的这些约束有的地方不可能达到的,比如在bga封装的cpu内,你引线出来,线间距不可能达到30,20甚至10个mil。在这些地方,如果你也按照这个

5、约束那么你的pcb中的drc就不可能消的掉。这时一个解决办法就是把这些地方划为一个room,然后给他加上room属性(即为room的名字area0,1等等)。针对这些room内,设定合适的约束(同上)。针对线间距,由于每个都分为组内间距和组外间距,所以共有6个约束:DDR_CLK_INNER,DDR_CLK_OUTER,…………………………我们只要对这六个约束设置linetoline和linetoshape就可以,分别按上述要求设置就可以了。剩下的步骤和physical中设置是一样的。不过这时as

6、signmenttable变成了下面这样。下面就是设置线的等长。这个需要我们到Ecset中设置。这些高速线一般都需要端接匹配(数据线由于是双向的,两端都有匹配电阻),所以你的整个etch被分成了好几个net,这时候这些net的长度计算就比较麻烦。一种情况就是你设置XNET,然后对Xnet计算长度,我认为这是最省事也是最好的一种办法,还有就是你不管什么Xnet,分别将各段的长度加起来,算等长。注:这个时候有个很矛盾的事情,就是你的时钟线如果想定义为差分线来走,即让allegro自己等间距的一次拉差分

7、线,你就不能将之定义为Xnet,我自己用的时候是这样的,我在将时钟线对应的xnet删除后,时钟线就可以成对的拉,而之前尽管设置好了差分属性,系统也是不认的。不知道大家有没有这个经验。下面我就讲讲如何设置这些约束,并将这些约束加到对应的xnet上。点击或setup》electricalconstraintspreadsheet,弹出点击electricalconstraintset》routing》totaletchlength,右边如上图所示出现brd名字,右键点击brd名字,弹出如下右键菜单如上

8、图点击createECset,则弹出输入DDR_ADDR,点击ok,则brd名字前出现+号,打开之,可以见到设置好的DDR_ADDR.现在针对DDR_ADDR,就可以设定具体的参数了。比如,你可以将最小长度设定为1600mils,最大长度设为2500mils。这个参数的取得其实取决于你的时钟走线拓扑,因为按照走线要求,数据线,地址线等等都是以时钟线为基准的,所以,你必须先把时钟线布好,至少以后不能做大的改动,除非你能保证时钟线走线长度不变。这里我们假设你的时钟线长为1550mil+

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。