ATmega128 单片机硬件电路设计

《ATmega128 单片机硬件电路设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、ATmega128单片机硬件电路设计在本系统中，本小节主要讲ATmega128单片机的内部资源、工作原理和硬件电路设计等。2.5.1ATmega128芯片介绍ATmega128为基于AVRRISC结构的8位低功耗CMOS微处理器。片内ISPFlash可以通过SPI接口、通用编程器，或引导程序多次编程。引导程序可以使用任何接口来下载应用程序到应用Flash存储器。通过将8位RISCCPU与系统内可编程的Flash集成在一个芯片内，ATmega128为许多嵌入式控制应用提供了灵活而低成本的方案。ATmega128单片机的功能特点如下：（1）高性能、

2、低功耗的AVR8位微处理器（2）先进的RISC结构①133条指令大多数可以在一个时钟周期内完成②32x8个通用工作寄存器+外设控制寄存器③全静态工作④工作于16MHz时性能高达16MIPS⑤只需两个时钟周期的硬件乘法器（3）非易失性的程序和数据存储器①128K字节的系统内可编程Flash②寿命:10，000次写/擦除周期③具有独立锁定位、可选择的启动代码区（4）通过片内的启动程序实现系统内编程①4K字节的EEPROM②4K字节的内部SRAM③多达64K字节的优化的外部存储器空间④可以对锁定位进行编程以实现软件加密⑤可以通过SPI实现系统内编程（

3、5）JTAG接口（与IEEE1149.1标准兼容）①遵循JTAG标准的边界扫描功能②支持扩展的片内调试③通过JTAG接口实现对Flash，EEPROM，熔丝位和锁定位的编程（6）外设特点①两个具有独立的预分频器和比较器功能的8位定时器/计数器②两个具有预分频器、比较功能和捕捉功能的16位定时器/计数器③具有独立预分频器的实时时钟计数器④两路8位PWM⑤6路分辨率可编程（2到16位）的PWM⑥输出比较调制器⑦8路10位ADC⑧面向字节的两线接口⑨两个可编程的串行USART⑩可工作于主机/从机模式的SPI串行接口（7）特殊的处理器特点①上电复位以及

4、可编程的掉电检测②片内经过标定的RC振荡器③片内/片外中断源④6种睡眠模式:空闲模式、ADC噪声抑制模式、省电模式、掉电模式、Standby模式以及扩展的Standby模式⑤可以通过软件进行选择的时钟频率⑥通过熔丝位可以选择ATmega103兼容模式⑦全局上拉禁止功能ATmega128芯片有64个引脚，其中60个引脚具有I/O口功能，资源比较丰富，下面对ATmega128的各个引脚做简单介绍：VCC：数字电路的电源。GND：接地。端口（PA7..PA0）、（PB7..PB0）、（PC7..PC0）、（PD7..PD0）、（PE7..PE0）、（

5、PF7..PF0）、（PG4..PA0）：为8位双向I/O口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。复位发生时端口为三态。这些端口在其他情况下有特殊功能，在此不一一列举。RESET：复位输入引脚。超过最小门限时间的低电平将引起系统复位，低于此时间的脉冲不能保证可靠复位。XTAL1：反向振荡器放大器及片内时钟操作电路的输入。XTAL2：反向振荡器放大器的输出。AVCC：AVCC为端口F以及ADC转换器的电源，需要与VCC相连接，即使没

6、有使用ADC也应该如此。使用ADC时应该通过一个低通滤波器与VCC连接。AREF：AREF为ADC的模拟基准输入引脚。PEN：PEN是SPI串行下载的使能引脚。在上电复位时保持PEN为低电平将使器件进入SPI串行下载模式。在正常工作过程中PEN引脚没有其他功能。2.5.2ATmega128内部结构ATmega128内部主要包括CPU内核、存储器、系统时钟、系统控制和复位、I/O端口和定时器/计数器等。（1）CPU内核ATmega128单片机采用了Harvard结构，具有独立的数据和程序总线，程序存储器的指令通过一级流水线运行。（2）ATmega

7、128存储器AVR结构具有三个线性存储空间：程序存储器、数据存储器和EEPROM存储器。系统内有可编程的Flash程序存储器，ATmega128具有128K字节的在线编程Flash。因为所有的AVR指令为16位或32位，故FLASH组织成64Kx16的形式。ATmega128还可以访问直到64K的外部数据SRAM，其起始紧跟在内部SRAM之后。ATmega128包含4K字节的EEPROM。它是作为一个独立的数据空间而存在的，可以按字节读写。EEPROM的寿命至少为100，000次（擦除）。ATmega128的所有I/O和外设都被放置在I/O空间

8、。在32个通用工作寄存器和I/O之间传输数据。（3）系统时钟CPU时钟：CPU时钟与操作AVR内核的子系统相连，如通用工作寄存器文件、状态寄存器以及保