欢迎来到天天文库
浏览记录
ID:40508173
大小:1.25 MB
页数:53页
时间:2019-08-03
《触发器与寄存器(康华光》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、5锁存器和触发器5.1双稳态存储单元电路5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能信息与电气工程学院教学基本要求1、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能3、正确理解锁存器、触发器的动态特性信息与电气工程学院1、时序逻辑电路与锁存器、触发器时序逻辑电路:锁存器和触发器是构成时序逻辑电路的基本逻辑单元。结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征:时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关,而且与此前电路的状态有关。信息与电气工程学院2、锁存器与触发器
2、的异同共同点:具有0和1两个稳定状态,一旦状态被确定,就能自行保持。一个锁存器或触发器能存储一位二进制码。不同点:锁存器---对脉冲电平敏感的存储电路,在特定输入脉冲电平作用下改变状态。触发器---对脉冲边沿敏感的存储电路,在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。CPCP信息与电气工程学院5.1双稳态存储单元电路5.1.1双稳态的概念信息与电气工程学院反馈5.1.2双稳态存储单元电路Q端的状态定义为电路输出状态。电路有两个互补的输出端1.电路结构信息与电气工程学院2、数字逻辑分析——电路具有记忆1位二进制数据的功能。如Q=1如Q=01001101100信息与电气工程学院3.模
3、拟特性分析I1=O2O1=I2图中两个非门的传输特性信息与电气工程学院5.2.1SR锁存器5.2锁存器5.2.1D锁存器信息与电气工程学院5.2.1SR锁存器5.2锁存器1.基本SR锁存器初态:R、S信号作用前Q端的状态,初态用Qn表示。次态:R、S信号作用后Q端的状态次态用Qn+1表示。信息与电气工程学院1)工作原理R=0、S=0状态不变00若初态Qn=1101若初态Qn=001000信息与电气工程学院无论初态Qn为0或1,锁存器的次态为为1态。信号消失后新的状态将被记忆下来。01若初态Qn=1101若初态Qn=0010010R=0、S=1置1信息与电气工程学院无论初态Q
4、n为0或1,锁存器的次态为0态。信号消失后新的状态将被记忆下来。10若初态Qn=1110若初态Qn=0100101R=1、S=0置0信息与电气工程学院1100S=1、R=1无论初态Qn为0或1,触发器的次态、都为0。状态不确定约束条件:SR=0当S、R同时回到0时,由于两个与非门的延迟时间无法确定,使得触发器最终稳定状态也不能确定。触发器的输出既不是0态,也不是1态信息与电气工程学院3)工作波形信息与电气工程学院4)用与非门构成的基本SR锁存器、c.国标逻辑符号a.电路图b.功能表不定10010100101不变11不变Q约束条件:S+R=0信息与电气工程学院例运用基本SR锁存器消除
5、机械开关触点抖动引起的脉冲输出。信息与电气工程学院2.逻辑门控SR锁存器电路结构国标逻辑符号简单SR锁存器使能信号控制门电路信息与电气工程学院2、工作原理S=0,R=0:Qn+1=QnS=1,R=0:Qn+1=1S=0,R=1:Qn+1=0S=1,R=1:Qn+1=ФE=1:E=0:状态发生变化。状态不变Q3=SQ4=R信息与电气工程学院的波形。逻辑门控SR锁存器的E、S、R的波形如下图虚线上边所示,锁存器的原始状态为Q=0,试画出Q3、Q4、Q和Q信息与电气工程学院5.2.2D锁存器1.逻辑门控D锁存器国标逻辑符号逻辑电路图信息与电气工程学院=SS=0R=1D=0Q=0D=1Q=
6、1E=0不变E=1=DS=1R=0D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ逻辑功能信息与电气工程学院2.传输门控D锁存器(c)E=0时(b)E=1时(a)电路结构TG2导通,TG1断开TG1导通,TG2断开Q=DQ不变信息与电气工程学院(c)工作波形信息与电气工程学院3.D锁存器的动态特性时序图:表示电路动作过程中,对各输入信号的时间要求以及输出对输入信号的响应时间。信息与电气工程学院74HC/HCT373八D锁存器4.典型集成电路信息与电气工程学院74HC/HCT373的功能表工作模式输入内部锁存器状态输出LEDnQn使能和读锁存器(传送模式)LHL
7、LLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H×××高阻H×××高阻L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。信息与电气工程学院5.3触发器的电路结构和工作原理5.3.1主从触发器5.3.2维持阻塞触发器*5.3.3利用传输延时的触发器5.3.4触发器的动态特性信息与电气工程学院5.3触发器的电路结构和工作原理1.锁存器与触发器锁存器在E的高(低)电平期间对信号敏感触发器在CP的上升沿(下降沿)对信号敏感在VerilogHDL中对
此文档下载收益归作者所有