微处理器与系统结构

《微处理器与系统结构》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、微机原理与测控接口技术北京邮电大学自动化学院叶平Email:Ping.YE@tom.comTel:622825711第二章微处理器和系统结构2本章教学目标一、掌握8086CPU的内部结构与主要引脚信号功能1、内部结构（BIU与EU）（编程结构）组成与功能2、主要引脚信号AD0~AD15,A16/S3~A19/S6,BHE,NMI,INTR,INTA,HOLD,HLDA,RESET,READY,ALE,DEN,LOCK,RD,WR,M/IO。二、熟悉8086CPU内部寄存器阵列3三、了解8086最大组态与最小组态的区别，S2~S0与8288的作用，控制信号的产生。四、存储

2、器20位物理地址如何生成；存储器是如何组织的，字节、字、字符串在内存中是如何存放的。五、熟悉CPU中的标志寄存器及堆栈；6个状态标志+3个控制标志；堆栈定义、堆栈组成及操作，为什么要设置堆栈？六、熟悉系统的输入/输出结构和基本总线周期（会画读、写周期基本时序图）4第一节微处理器的基本结构5微处理器（CPU）由下列主要部分组成：算术逻辑单元ALU控制器寄存器阵列总线和总线缓冲器高性能的CPU还有：指令预取部件、指令译码部件、地址形成部件、存储器管理部件等。61.1ALU进行二进制的算术运算和逻辑运算算术运算无符号数和符号数的加、减、乘、除运算。采用补码表示，减法可化为加法

3、。乘、除可以通过多次重复加、减和移位实现。减法、乘法、除法：转换成加法和移位操作。基本运算：加法，移位。逻辑运算“与”、“或”、“非”、“异或”等7例：1311=143=8FH1101采用部分积左移和加法1011可完成二进制乘法。————11011101←部分积左移0000+.1.1.0.1————————100011118ALU框图如下：（图2.1）91.2控制器是整个系统的控制中心，发布计算机工作的各种命令。如程序与数据的输入、结果输出等。工作原理：存储程序+程序控制。程序：一系列指令组成，或指令的有序集合程序执行：由控制器逐条取出、分析（译码）、执行。10存储器

4、的读/写记忆部件，指令和数据。线性矩阵（存储体）。256个存储单元；每一个存储单元有一个确定编号，00～FFH，称为地址。需要8位二进制数。每个单元存放一个8位（即1字节）二进制数。存储单元的地址和该地址单元中存放的内容是两个不同的概念。inta[256]a[i]11存储器读/写过程：1、CPU给出要操作的存储单元地址，该地址信号通过地址总线送到存储器的地址译码器，在256个单元中选中对应的存储单元；2、CPU发出读或写的控制信号，对该单元读或写。3、读出的内容通过数据总线送到CPU的数据寄存器中。要写入的内容则由CPU发出，经数据寄存器通过数据总线写入存储单元。D7A0

5、A1A2A7A6D0D1D6存储器RDWRCS控制总线：CB(ControlBus)地址总线AB(AddressBus)00011001数据总线：DB(DataBus)1111111112初级CPU8位数据寄存器地址寄存器指令寄存器指令译码器CB寄存器阵列标志寄存器累加器程序计数器控制信号产生电路13从存储器中取出的信息可能是指令，也可能是被操作的数据。若为指令，则由数据寄存器DR经内部总线送到指令寄存器IR，然后由指令译码器ID和控制信号产生电路译码并产生执行该条指令所需的全部微操作控制命令。如果从存储器取出的是数据，则DR经内部总线送到累加器或某个寄存器。控制器包括指

6、令寄存器IR、指令译码器ID和控制信号产生电路等。14通过一个简单的例子来说明。在这个初级的微机上求出y＝5＋9的值，并将结果放在累加器中。通过执行下表所示的3条指令来完成这一任务。指令助记符机器码二进制十六进制送立即数到累加器A(两字节指令)LDA，05H001111103E0000010105立即数加法（两字节指令）ADDA，09H11000110C60000100109结束（单字节指令）HALT0111011076操作码操作数/地址15存储程序+程序控制程序存入存储器中。3条指令共计5个字节。以40H为首地址的5个连续单元。程序计数器PC设为40H。执行程序的过程实

7、际上是反复进行取出指令和执行指令。16(1)第一条指令取指阶段（LDA，05H）两字节指令取出指令操作码17(2)第一条指令执指阶段（LDA，05H）两字节指令取出指令操作数执行18(3)第二条指令取指阶段（ADDA，09H）①PC→AR，AR＝42H。②PC+1→PC。PC＝43H。③地址42H由AR经AB送存储器，选中42H单元。④CPU发读命令。⑤(42H)→DB。⑥(42H)由DB送入DR。⑦DR→IR，译码后发出控制信号。19(4)第二条指令执指阶段（ADDA，09H）①～⑥步从存储器取操作数到DR中的过程与前类似。