并行接口及可编程接口芯片8255A

《并行接口及可编程接口芯片8255A》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第八章并行接口及可编程接口芯片8255A合肥工业大学计算机与信息学院2012-02微型计算机原理及其应用第八章并行接口及可编程接口芯片8255A8.1并行接口概述8.2并行接口及可编程接口芯片8255A8.3可编程接口芯片8255A应用举例28.1并行接口概述并行接口在接口电路与外设之间实行多位数据同时传输。并行数据的宽度可以根据实际需要确定，通常是一个字节宽。源目的38.1并行接口概述并行接口的任务数据锁存与缓冲是半导体电路，速度与CPU相当，不会影响总线周期。缓存数据到新内容写入，将CPU与外设的动作时间隔开。在电路上隔离CPU与外设

2、。控制功能控制寄存器：暂存控制命令和参数。控制电路：解释和执行命令。状态寄存将外设及接口电路内部当前的状态信息保存下来，以备CPU在确定工作进程时随时查用。包括数据准备情况，设备空闲与否，数据是否有差错等有用的状态信息。4第八章并行接口及可编程接口芯片8255A8.1并行接口概述8.2并行接口及可编程接口芯片8255A8.3可编程接口芯片8255A应用举例51.8255A的内部结构和引脚2.8255A的控制字3.8255A三种工作方式的功能说明8.2可编程并行接口芯片8255A工作原理68.2.18255A的内部结构和引脚8255A为40

3、引脚双列直插式封装。8255A由数据端口A、B、C，A组和B组控制逻辑，数据总线缓冲器，读写控制逻辑，等部分组成。78.2.18255A的内部结构和引脚8255A的内部结构A组控制数据总线缓冲器读/写控制逻辑B组控制A组A口（8位）A组C口高位（4位）B组C口低位（4位）B组B口（8位）D0~D7RDRDA1A0RESETRDPA0~PA7PC4~PC7PC0~PC3PB0~PB788.2.18255A的内部结构和引脚数据端口：A口、B口和C口个独立的8位并行输入/输出端口，各端口均具有数据的控制和锁存能力。可通过编程设置各端口的工作方式

4、和数据传送方向(入/出/双向)。通过外部的24根输入输出线与外设交换数据或进行通信联络。对外的引线分别是PA7~PA0、PB7~PB0、PC7~PC0。A口和B口：一个8位的输入口，或8位的输出口。C口：一个8位的输入/输出口，两个4位的输入输出口C口上半部分和C口下半部分。配合A口和B口工作，分别用来产生A口和B口的输出控制信号和输入A口和B口的端口状态信号。98.2.18255A的内部结构和引脚A组和B组控制逻辑A组端口A和端口C的上半部分（PC7~PC4），B组端口B和端口C的下半部分（PC3~PC0）。这两组控制逻辑内部有控制寄存

5、器，用来接收CPU送来的命令字，向各有关端口发出相应的控制命令。然后分别决定A组和B组的工作方式，或对端口C的每一位执行置位/复位等操作。108.2.18255A的内部结构和引脚数据总线缓冲器一个8位三态双向缓冲器，作为8255A与系统总线的接口。接收CPU送来的数据或控制字，外设传送给CPU的数据或状态信息。A组控制数据总线缓冲器读/写控制逻辑B组控制A组A口（8位）A组C口高位（4位）B组C口低位（4位）B组B口（8位）D0~D7RDRDA1A0RESETRDPA0~PA7PC4~PC7PC0~PC3PB0~PB7118.2.1825

6、5A的内部结构和引脚读/写控制逻辑根据CPU读、写等有关信号对8255A内部进行读、写控制，用于管理所有的数据、控制字和状态字的传送。A组控制数据总线缓冲器读/写控制逻辑B组控制A组A口（8位）A组C口高位（4位）B组C口低位（4位）B组B口（8位）D0~D7RDRDA1A0RESETRDPA0~PA7PC4~PC7PC0~PC3PB0~PB7128.2.18255A的内部结构和引脚读/写控制逻辑对8255A进行控制的信号有：CS：片选信号，低电平有效。有效时，8255A被选中。RD：读信号，低电平有效。该信号有效并且片选信号同时有效时，

7、CPU可从8255A读取数据或状态信息。WR：写信号，低电平有效。该信号有效并且片选信号同时有效时，CPU可向8255A写入数据或控制字。RESET：复位信号，高电平有效。该信号有效时，将8255A控制字寄存器内容都清零，并将A口、B口、C口均置成输入状态。A1、A0：端口选择信号。在8255A内部有3个数据端口和一个控制字端口。与总线的连接A1A0端口00011011ABC控制口138.2.18255A的内部结构和引脚读/写控制逻辑（续）由CS、A1、A0、RD、WR引脚的不同组合，实现各种不同的功能。CSA1A0RDWR功能00001

8、对端口A读00101对端口B读01001对端口C读01非法，不能对控制口读输入0对端口A写0对端口B写0对端口C写0对控制口写输出1×××××××11数据缓冲器为三态断开01111110000