半导体薄膜材料的制备研究现状

半导体薄膜材料的制备研究现状

ID:40422497

大小:3.31 MB

页数:30页

时间:2019-08-02

半导体薄膜材料的制备研究现状_第1页
半导体薄膜材料的制备研究现状_第2页
半导体薄膜材料的制备研究现状_第3页
半导体薄膜材料的制备研究现状_第4页
半导体薄膜材料的制备研究现状_第5页
资源描述:

《半导体薄膜材料的制备研究现状》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、薄膜半导体材料制备研究现状小组成员:XXX薄膜制备方法按物理、化学角度来分,有:一、物理成膜PVD二、化学成膜CVD三、其他方法利用蒸发、溅射沉积或复合的技术,不涉及到化学反应,成膜过程基本是一个物理过程而完成薄膜生长过程的技术,以PVD为代表。一、物理成膜1.定义2.成膜方法与工艺真空蒸发镀膜(包括脉冲激光沉积、分子束外延)溅射镀膜离子成膜2.1真空蒸发镀膜工艺方法(1)对于单质材料,按常见加热方式有电阻加热、电子束加热、高频感应加热、电弧加热和激光加热。1)电阻加热2)电子束加热3)高频感应加热4)电弧加热5)激光加热6)分子束外延(MBE)7)脉冲激光沉

2、积(PLD)2.2溅射镀膜(sputteringdeposition)溅射镀膜:是指在真空室中,利用荷能粒子轰击镀料表面,使被轰击出的粒子在衬底上沉积的技术。(1)直流溅射镀膜(阴极溅射)(2)射频溅射镀膜(3)磁控溅射镀膜(4)离子束溅射+-2.3离子成膜1).离子镀及其原理:真空蒸发与溅射结合的镀膜技术,在镀膜的同时,采用带能离子轰击基片表面和膜层,使镀膜与离子轰击改性同时进行的镀膜技术。即利用气体放电产生等离子体,同时,将膜层材料蒸发,一部分物质被离化,在电场作用下轰击衬底表面(清洗衬底),一部分变为激发态的中性粒子,沉积于衬底表面成膜。(1)空心阴极离

3、子镀(HCD)(2)多弧离子镀2).离子镀的分类二、化学气相沉积(CVD)气相沉积过程中沉积粒子来源于化合物的气相分解反应,因此,称为化学气相沉积(CVD),否则,称为物理气相沉积(PVD)。2.1化学气相沉积的基本概念900°C2.2分类2.3CVD的化学反应700-1000℃热分解反应SiH4———Si+2H2氧化还原反应SiHCl3+H2——Si+3HCl歧化反应2SiI2——Si+SiI43.1液相外延假设溶质在液态溶剂内的溶解度随温度降低而减小,那么当溶液饱和后再被冷却时,溶质析出,若有衬底与饱和溶液接触,则溶质会在适当的条件下外延生长在

4、衬底上。三、其他方法Electrochemicalpreparationandcharacterizationofthree-dimensionalnanostructuredSn2S3semiconductorfilmswithnanorodnetwork带有纳米棒网络的三维纳米结构硫化锡半导体薄膜的电化学制备方法与特性制备原理:电沉积的理论基础是电解定律。当电流通过电解质溶液时,与电源正极相连的阳极发生氧化反应,与电源负极相连的阴极发生还原反应,在稳态条件下,电子将全部参加反应,在电极表面形成沉积层。制备过程:在含有30mMSncl2、100mMNa2S2

5、O3、60mMK4P2O4、的溶液中,PH值用HCl稀释,所有物质采用分析纯浓度,沉积在三电极体系中发生,采用恒电压沉积Sn2S3薄膜。采用ITO导电玻璃作为工作电极,pt片作辅助电极,标准甘汞电极作为参考点击;工作电极和辅助电极用丙酮和乙醇超声反复清洗,然后再用蒸馏水清洗,沉积过程要搅拌着保持30℃的温度20分钟,电压-0.8V,有效沉积面积是1×2cm2,最后在Ar气环境中,温度在250℃下退火60分钟。实验原理图:从XRD图中可以看出,沉积的Sn2S3薄膜,除了衬底ITO的衍射峰之外,在31.9°,32.5°和37.9°这三个角度还含有相对斜方晶系的Sn

6、2S3的衍射峰,对应于(211),(240)和(250)面,(211)晶面有最大的结构系数1.845,并可以算出晶粒尺寸大约25nm。热处理之后的衍射峰强度有所增加,此外,在斜方晶系的Sn2S3薄膜的27.6°,30.9°和33.5°处还有三个衍射峰,对应于(230),(310)和(150)面,(310)晶面有最大的结构系数2.269,并可以算出晶粒尺寸大约30nm。热处理提高了薄膜的结晶度图a展现了一个密集的表面覆盖的颗粒形态,颗粒尺寸范围大概是50-100nm,一些立方颗粒长度达到大于300nm。图b展现了热处理后的薄膜呈现一种棒状纳米结构,直径大约50-

7、100nm,长度大约1000nm,沿着不同方向分布着,中间夹着很深的空隙,形成一种纳米网状结构。该过程是一个熔融再结晶的过程。微观形貌根据曲线的切线和X轴的交点可以得出,沉积得到的薄膜能带隙是1.87eV,而热处理的能带隙是1.65eV,发现热处理之后的能带隙减小了,这是半导体薄膜的一个正常现象,这是由于Sn2S3薄膜的晶体尺寸的增加导致的。能带隙电气性能有锡空穴的形成P型半导体,有硫空穴的形成N型半导体,热处理后的Sn2S3薄膜的载流子迁移率高是由于形成了纳米网状结构。FabricationandCharacterizationofMetal/Insulat

8、or/SemiconductorStr

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。