欢迎来到天天文库
浏览记录
ID:40420487
大小:466.51 KB
页数:19页
时间:2019-08-02
《算法流程图及ASM图》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、算法流程图及ASM图 引例 设计一个逻辑电路,其输入信号X=xn-1xn-2…x0,Z为输出信号,表示X中包含的1的个数。电路可用如下的流程图描述: 图5-2-1 含1统计电路 5.2.1算法流程图 算法流程图由工作块、判别块、条件块、开始结束块以及指向线组成。图5-2-2 算法流程图的工作块图5-2-3 算法流程图的判别块图5-2-4 算法流程图的条件块 图5-2-5 算法流程图的开始块和结束块 如对引例的含1统计电路增加一个序列开始标志信号STA
2、RT和一个统计结束标志信号DONE,则其框图为如下: 图5-2-6 含1统计电路的算法流程图 5.2.2算法设计 例5-2-1 设计如下左图所示的乘法电路。图中,输入信号A=A4A3A2A1是被乘数,B=B4B3B2B1是乘数,且均为4位二进制数,P=A*B是输出信号,为8位二进制数。START为启动信号,END为结束标志。其算法逻辑图见下右图。 图5-2-7 乘法器的算法流程图 例5-2-2 设计一个电路,用于计算平面上两点之间的距离
3、。该电路输入信号为两个8位二进制数X和Y,分别代表两点横坐标的差值和纵坐标的差值,电路输出为Z,表示两点之间的距离。计算误差要求小于10%。 图5-2-8 例5-2-2的算法流程图 5.2.3电路划分与逻辑框图 例5-2-3 根据含1统计电路的算法流程图,画出电路的逻辑框图。如下。图5-2-9 含1统计电路的逻辑框图 例5-2-4 画出4位二进制乘法器的逻辑框图。如下。 图5-2-10 乘法器的逻辑框图 例5-2-
4、5 根据距离运算电路的算法流程图,画出该电路的逻辑框图。图5-2-11 距离运算电路的逻辑框图 5.2.4数据处理单元的设计 例5-2-6 设计含1统计电路的数据处理单元。如图。图5-2-12 含1统计电路的数据处理单元 例5-2-7 设计4位乘法器的数据处理单元。如图。 图5-2-13 4位乘法器的数据处理单元 5.2.5ASM图 5.2.5.1ASM图的基本符号和组成图5-2-14 ASM图
5、的状态图图5-2-15 ASM图的判别块图5-2-16 ASM图的条件输出块 5.2.5.2导出ASM图的方法 ASM图和算法流程图间的相互关系和转换规则十分明确,两者之间工作块(状态块)、判别块、条件输出块基本对应。 例5-2-8 将含1统计电路的算法流程图转换成为ASM图。如下图。图5-2-18 含1统计电路控制器ASM图 例5-2-9 将4位乘法器的算法流程图转换为ASM图。如下图。 图5-2-19 乘法器控制单元ASM图 5.2.6控制单元的设计 5
6、.2.6.1以触发器为核心的控制器设计 例5-2-10 导出上图所示的乘法控制单元的逻辑电路。 1.对ASM图进行状态分配:S0——00,S1——01,S2——11,S3——10图5-2-20 乘法器控制单元设计过程之一 2.填写激励函数卡诺图图5-2-20 乘法器控制单元设计过程之一 3.导出输出方程 END=Q1Q0 CR = Q1Q0
7、 CA= Q1Q0 CB1= Q1Q0 CB0=Q1Q0+ Q1Q0 CC= Q1Q0 CM1= Q1Q0Bi CM0= Q1Q0Bi+Q1Q0 4.画逻辑图:图5-2-21 乘法器控制单元逻辑电路之一 5.2.6.2以集成计数器为核心的控制器设计 例5-2-11
8、用集成计数器74163,辅以适当的组合器件,设计乘法器控制单元电路。 1.状态分配:S0——00,S1——01,S2——11,S3——10图5-2-22 乘法控制器单元设计过程之二 2.列操作表图5-2-22 乘法控制器单元设计过程之二 3.填写激励函数卡诺图图5-2-22 乘法控制器单元设计过程之二 4.导出输出方程 END=Q1Q0
此文档下载收益归作者所有