电子技术 王建珍 09

电子技术 王建珍 09

ID:40287704

大小:3.39 MB

页数:65页

时间:2019-07-30

电子技术 王建珍 09_第1页
电子技术 王建珍 09_第2页
电子技术 王建珍 09_第3页
电子技术 王建珍 09_第4页
电子技术 王建珍 09_第5页
资源描述:

《电子技术 王建珍 09》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电子技术授课教师:2021/8/252电子技术本课程安排:课堂教学内容:课程安排2021/8/253电子技术Chapter9§9.1概述§9.2同步时序逻辑电路的分析和设计方法§9.3若干常用的时序逻辑电路2021/8/254电子技术§9.1概述一、时序逻辑电路的结构和特点?结构特点:任意时刻的输出信号不仅取决于该时刻的输入信号,而且还取决于电路原来的状态。这类电路可以构成计数器,寄存器等。2021/8/255电子技术对于以上电路,可以用3个方程组来描述时序逻辑电路。(1)输出方程(2)驱动方程(激励方程)2021/8/256电子技术(3)状态方程:

2、将驱动方程代入相应触发器的特性方程中可得,其反映触发器各次态与现态之间的关系,表达式为2021/8/257电子技术二、时序逻辑电路的分类按照电路的工作方式分为2021/8/258电子技术同步时序逻辑电路异步时序逻辑电路按照输出信号的特点分为米利(Mealy)型摩尔(Moore)型三、描述时序逻辑电路功能的的几种方法逻辑方程式状态转换真值表状态转换图时序图各种描述方式之间可以相互转换。2021/8/259电子技术9.2同步时序逻辑电路的分析和设计方法一、同步时序逻辑电路的分析方法其步骤如下(1)由给定的逻辑电路,写出电路的输出方程、各触发器的驱动方程。

3、(2)将已求出的驱动方程代入所选用的触发器的特性方程中,求得触发器的状态方程。(3)根据状态方程和输出方程,列出状态转换真值表。(4)根据状态转换表画出状态转换图或时序图。(5)分析并描述电路的逻辑功能。10电子技术时序逻辑电路分析的关键是求出状态方程和状态转换真值表,然后由此分析时序逻辑电路的功能。例1:电路如下图所示,分析其逻辑功能。2021/8/2511电子技术2021/8/2512电子技术例2:电路如下图所示,分析其逻辑功能。二、同步时序逻辑电路的设计方法步骤:2021/8/2513电子技术(1)根据给定的逻辑功能建立原始状态转换图和原始状态

4、转换表。(2)利用状态化简技术,简化原始状态表,消去多余状态。状态化简就是要合并等价状态,求得最简的状态转换图。(3)进行状态分配或状态编码,即将简化后的状态用二进制代码表示。根据化简后的状态的个数可以确定所需触发器的数目。2021/8/2514电子技术(4)选择触发器类型,求状态方程、驱动方程和输出方程。对于异步时序电路,还需求出时钟方程。(5)检查自启动性,若在所设计电路中存在无效状态,则必须检查电路能否自启动,如果不能自启动,则需修改设计。(6)根据驱动方程和输出方程画出逻辑电路图并验证。2021/8/2515电子技术例3:用JK触发器设计一个

5、同步8421编码的十进制计数器。例4:设计一个串行数据检测电路,当连续输入3个或3个以上1时,电路的输出为1,其它情况下输出为0。2021/8/2516电子技术9.3若干常用的时序逻辑电路2021/8/2517电子技术计数器寄存器同步计数器异步计数器二进制加/减十进制加/减二进制加/减十进制加/减基本寄存器移位寄存器常用的时序逻辑电路单拍工作方式双拍工作方式单向移位双向移位一、计数器能够记忆输入脉冲个数的电路。同步计数器1.同步二进制计数器二进制加法计数规则为:①所有触发器的时钟控制端均由计数脉冲输入,每计入一个脉冲,最低位状态翻转一次。2021/8

6、/2518电子技术②当低位触发器全是1时,则再输入一个计数脉冲后(再加1),则低位向高位进位。可将触发器接成T触发器,控制触发器的输入端,使得当低位向高位进位时,令高位触发器的T=1,触发器翻转,计数加1;当低位不向高位进位时,令高位触发器的T=0,触发器状态保持不变。2021/8/2519电子技术计数器的驱动方程为2021/8/2520电子技术4位二进制同步加法计数器如图所示2021/8/2521电子技术2021/8/2522电子技术输出方程为状态方程为电路的状态转换图和时序图分别为下图所示2021/8/2523电子技术四位同步二进制加法计数器的状

7、态转换图2021/8/2524电子技术四位同步二进制加法计数器时序图2021/8/2525电子技术常用的同步四位二进制加法计数器芯片为7416174161的逻辑电路图2021/8/2526电子技术74161逻辑符号图2021/8/2527电子技术计数器74161的主要功能有:异步清零功能;同步并行置数功能;同步二进制加计数器;保持功能。(1)异步清零功能(2)同步并行置数功能时,时,同理,在CP达到上升沿后被置数。(3)同步二进制加计数器2021/8/2528电子技术当时,实现二进制加法计数器的功能。(4)保持功能当时,4个Jk触发器的输入端都为0,

8、计数器保持原状态不变。2021/8/2529电子技术根据上述功能,可得功能表如下2.同步二进制减法计数器二进

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。