欢迎来到天天文库
浏览记录
ID:40156662
大小:1.29 MB
页数:42页
时间:2019-07-23
《AMBA_AXI3_v1.0协议中文完整翻译》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、AMBAAXI协议V1.0规范1.介绍本章讲述了AXI协议的架构,以及协议定义的基本事物。包含以下章节:关于AXI协议架构基本事物附加特征1.1关于AXI协议AMBAAXI协议的目标是高性能、高频的系统设计,其包含了包含了若干特性,使其能够适应一个高速的亚微互联。最新的AMBA接口的目标是:适合高带宽和低延迟的设计提供高频操作,无需使用复杂的桥满足各种组件的接口要求适合具有高初始延迟的存储控制器为互连架构实现提供灵活性向后兼容现有AHB和APB接口AXI协议的关键特征有:分离的
2、地址/控制和数据相位使用字节选通的方式实现非对齐传输采用基于突发的传输,主机只提供起始地址分离的读写数据通道,提供低成本的DMA访问支持发送多个outstanding地址(注:outstanding是指,地址和数据传输并没有严格的先后要求,即在处理两个不同的transaction时可以不必等待一个transaction处理完之后再处理另一个,大大提高系统处理效率)支持乱序(out-of-ordertransaction)传输(注:out-of-order是指,数据传输时可以根据不同ID而对
3、顺序没有要求,但是相同ID的transaction必须按顺序传输。所以重要的是通过ID来区分,而outstanding则与ID无关)易于通过添加寄存器达到时序收敛AXI协议包含了可选的扩展,该扩展覆盖了用于低功耗操作的信号。1.2架构AXI协议是基于突发的。每个事物在地址通道上都具有地址和控制信息,来描述要传输的数据特性。在主机和从机之间传输的数据,使用一个到从机的写数据通道,或一个到主机的读地址通道。在写事物中,所有数据流是从主机到从机的,AXI协议有一个附加的写响应通道,可以让从机通知主机写事
4、物完成。AXI协议允许:允许在实际数据传输之前发送地址信息支持多个outstanding传输支持乱序(out-of-order)传输图A1-1展示了一个读传输是如何使用读地址和读数据通道的。读地址通道地址和控制主机从机接口接口读数据通道读数据读数据读数据读数据图1-1读通道结构图1-2展示了展示了一个写传输是如何使用写地址、写数据以及写响应通道的。写地址通道地址和控制写数据通道主机从机写数据写数据写数据写数据接口接口写响应通道写响应图1-2写通道结构1.2.1通道定义每个独立的通道都包含一组信
5、号,并使用一个双向的VALID和READY握手机制。源设备使用VALID信号来表示通道上的地址、数据或控制信息何时有效。目的设备使用READY信号来表示其何时可以接收信息。读数据通道和写数据通道都包含一个LAST信号来表示一个事物中最后一个数据项的传输何时发生。读和写地址通道读和写事物都各自有自己的地址通道。地址通道用于传送一次传输所需的所有地址和控制信息。AXI协议支持以下机制:长度可变的突发,每个突发中的数据传输个数可以从1到16个突发中一个传输的大小可以是8-1024bits回环,增量或
6、固定长度突发使用独占或锁定访问的原子操作系统级高速缓存和缓存控制安全和特权访问读数据通道读数据通道用于从从机向主机返回读数据和任何读响应信息。读数据通道包含:数据总线,宽度可以是8,16,32,64,128,256,512或1024bits一个表示读事物完成状态的读响应信号写数据通道写数据通道用于从主机向从机传输写数据,包括:数据总线,宽度可以是8,16,32,64,128,256,512或1024bits每8bits数据一个字节选通信号,用来表示数据的哪个字节有效写数据通道的信息通常
7、是被缓存的,以便主机在没有得到从机前一次写事物确认的情况下可以执行新的写事物。写响应通道从机使用写响应通道来响应写传输。所有写传输都要求在写响应通道上返回完成信号。对每个突发,完成信号只产生一次,而不是突发中每个单个的数据传输都回产生一次完成信号。1.2.2接口和互联一个典型的系统由通过某种互联方式连接到一起的若干个主机和从机组成,如图1-3所示。图1-3接口和互联AXI协议提供了一个单一的接口定义来描述接口:在主机和interconnect之间在从机和interconnect之间在主机和从机
8、之间该接口的定义支持多种不同interconnect的开发。设备之间的interconnect等效于具有对称的主机和从机端口的一种设备,这种设备可以用来连接真实的主机和从机设备。大多数系统使用以下三种中的一种interconnect拓扑:共用地址和数据总线共用地址总线和多个数据总线具有多个地址和数据总线的多层结构在大多数系统中,地址通道的带宽要求小于数据通道。这种系统通过多个数据总线共用一个地址总线以便可进行并行数据传输,以此,可以在系统的性能和intercon
此文档下载收益归作者所有