《arm体系结构》ppt课件

《arm体系结构》ppt课件

ID:40006842

大小:793.00 KB

页数:66页

时间:2019-07-17

《arm体系结构》ppt课件_第1页
《arm体系结构》ppt课件_第2页
《arm体系结构》ppt课件_第3页
《arm体系结构》ppt课件_第4页
《arm体系结构》ppt课件_第5页
资源描述:

《《arm体系结构》ppt课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、ARM体系结构目录1总体介绍2ARM处理器的分类3流水线(pipeline)4模式(model)和寄存器5异常和异常向量表6存储和I/O7AHBA总线1总体介绍1.1ARM公司和ARM处理器1)ARM是一个CPU内核。ARM公司自己并不生产或销售芯片,它采用技术授权模式,通过出售芯片技术授权,收取授权费和技术转让费。2)基于ARM内核的处理器是目前消费类电子市场中占有量第一的处理器,尤其是手机行业。3)ARM是“AdvancedRISCMachine”的缩写,最早的ARM处理器诞生于80年代的英国。1.2ARM处理器的使用量A

2、RM20031.3ARM处理器的特点支持CACHE和MMUCACHE的冯·诺依曼体系结构/哈佛体系结构RISC指令集固定的32位指令Load/Store体系结构大多数指令单周期完成流水线执行ThumbDSPjazeller功能扩展低功耗支持CACHE和MMU(1)1、为什么采用高速缓存微处理器的时钟频率比内存速度提高快得多,高速缓存可以提高内存的平均性能。2、高速缓存的工作原理高速缓存是一种小型、快速的存储器,它保存部分主存内容的拷贝。CPU高速缓存控制器CACHE主存数据数据地址MMU(MemoryManagementU

3、nit)虚实地址变换内存地址访问保护支持CACHE和MMU(2)指令寄存器控制器数据通道输入输出中央处理器存储器程序指令0指令1指令2指令3指令4数据数据0数据1数据2CACHE的冯·诺依曼体系结构模型ARM7指令寄存器控制器数据通道输入输出中央处理器程序存储器指令0指令1指令2数据存储器数据0数据1数据2地址指令地址数据CACHE哈佛体系结构模型ARM9+RISC指令集RISC:精简指令集(ReducedInstructionSetComputer)指令集中的指令长度(大小)基本一致在通道中只包含最有用的指令确保数据通道快速

4、执行每一条指令使CPU硬件结构设计变得更为简单RISC与CISCCISCRISCIFIDREGALUMEM开始退出IFIDALUMEMREG微操作通道开始退出单通数据通道流水线操作流水线技术:几个指令可以并行执行提高了CPU的运行效率内部信息流要求通畅流动译码取指执行add译码取指执行sub译码取指执行cmp时间AddSubCmp1.4命名的含义标志含义说明T支持Thumb指令集Thumb指令集版本1:ARMv4TThumb指令集版本2:ARMv5TThumb-2:ARMv6TD片上调试M支持长乘法32位乘32位得到64位,3

5、2位的乘加得到64位IEmbeddedICEEDSP指令增加了DSP算法处理器指令:16位乘加指令,饱和的带符号数的加减法,双字数据操作,cache预取指令JJava加速器Jazelle提高java代码的运行速度S可综合提供VHDL或Verilog语言设计文件1.6PXA250开发板例子(上面)串口Reset键GPIOLED10兆以太网(eth1)10兆以太网(eth0)以太网卡指示灯(LED)电源电源指示灯(LED)1.6PXA250开发板的例子(下面)JTAG接口SP0SP1SSP音频接口PXA250微控制器网卡芯片稳压器

6、目录1总体介绍2ARM处理器的分类3流水线(pipeline)4模式(model)和寄存器5异常和异常向量表6存储和I/O7AHBA总线2ARM处理器的分类2.1基于处理器内核的分类ARM7T,ARM7E,ARM9,ARM9E,ARM10T,ARM10E,ARM112.2基于指令集体系结构的分类v4T,v5T,v5TE,v5TEJ,v62.3uClinux对ARM处理器的分类有学员问:XScale是ARM几?2.1ARMCore(ARM核)处理器核/整数核(ProcessorCore/IntegerCore):ARM7TDMI

7、,ARM9TDMI,ARM9E-S,ARM10TDMI,ARM10E等。ARMCPU核(ARMCPUCores):ARM710T/720T/740T,ARM920T/940T,ARM946E-S,ARM966E-S,ARM1020E等。基于ARMCoreCPU的应用处理器,比如:Intel的PXA25x,Philip的lpc22xx系列,Samsung的S3C44B0等。2.1.1ARM7T和ARM7EFamilyUnifiedCache内存管理流水线级别ThumbDSPJazelleARM7TDMI无无3有无无ARM7TDM

8、I-S无无3有无无ARM710T/720T8kMMU3有无无ARM740T8k或4kProtectionUnit3有无无ARM7EJ-S无无3有有有2.1.1ARM7系列的升级EmbeddedTraceMacrocell----ETM2.1.2ARM9FamilyCache内

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。