实验六 Verilog设计分频器计数器电路问题详解

《实验六 Verilog设计分频器计数器电路问题详解》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实用文档实验六  Verilog设计分频器/计数器电路一、实验目的 1、进一步掌握最基本时序电路的实现方法； 2、学习分频器/计数器时序电路程序的编写方法； 3、进一步学习同步和异步时序电路程序的编写方法。 二、实验内容 1、用Verilog设计一个10分频的分频器，要求输入为clock（上升沿有效），reset（低电平复位），输出clockout为4个clock周期的低电平，4个clock周期的高电平），文件命名为fenpinqi10.v。 2、用Verilog设计一异步清零的十进制加法计数器，要求输入为时钟端CLK（上升沿）和异步清除端

2、CLR（高电平复位），输出为进位端C和4位计数输出端Q，文件命名为couter10.v。  3、用Verilog设计8位同步二进制加减法计数器，输入为时钟端CLK（上升沿有效）和异步清除端CLR（低电平有效），加减控制端UPDOWN，当UPDOWN为1时执行加法计数，为0时执行减法计数；输出为进位端C和8位计数输出端Q，文件命名为couter8.v。  4、用VERILOG设计一可变模数计数器，设计要求：令输入信号M1和M0控制计数模，当M1M0=00时为模18加法计数器；M1M0=01时为模4加法计数器；当M1M0=10时为模12加法计数

3、器；M1M0=11时为模6加法计数器，输入clk上升沿有效，文件命名为mcout5.v。  5、VerilogHDL设计有时钟时能的两位十进制计数器，有时钟使能的两位十进制计数器的元件符号如图所示，CLK是时钟输入端，上升沿有效；ENA是时钟使能控制输入端，高电平有效，当ENA=1时，时钟CLK才能输入；CLR是复位输入端，高电平有效，异步清零；Q[3..0]是计数器低4位状态输出端，Q[7..0]是高4位状态输出端；COUT是进位输出端。三、实验步骤实验一：分频器1、建立工程文案大全实用文档1、创建VerilogHDL文件2、输入10分频

4、器程序代码并保存文案大全实用文档1、进行综合编译2、新建波形文件文案大全实用文档1、导入引脚文案大全实用文档1、设置信号源并保存2、生成网表文案大全实用文档1、功能仿真文案大全实用文档1、仿真结果分析由仿真结果可以看出clockout输出5个clock周期的低电平和5个clock的高电平达到10分频的效果，设计正确。实验二：十进制加法计数器（异步清零）1、建立工程2、创建VerilogHDL文件文案大全实用文档1、输入加法计数器代码并保存文案大全实用文档1、进行综合编译2、新建波形文件文案大全实用文档1、导入引脚2、设置信号源并保存文案大全

5、实用文档1、生成网表2、功能仿真文案大全实用文档1、仿真结果分析由仿真结果可以看出异步清除端CLR高电平时，输出Q清零，CLR低电平则Q进行1到9的计数，超过9进位端C为1，Q从0开始重新计数如此循环。因此设计正确。实验三：8位同步二进制加减计数器1、建立工程2、创建VerilogHDL文件文案大全实用文档1、输入同步8位加减法计数器程序代码并保存2、进行综合编译文案大全实用文档1、新建波形文件文案大全实用文档1、导入引脚2、设置信号源并保存3、生成网表文案大全实用文档1、功能仿真文案大全实用文档1、仿真结果分析由仿真波形图可以看出当时钟c

6、lock的上升沿到来时，clr为低电平时清零，实现同步复位。当updown为低电平时，计数器做减法操作；当updown为低电平时，计数器做加法操作。所以设计正确。实验四：可变模数计数器文案大全实用文档1、建立工程2、创建VerilogHDL文件3、输入可变模数计数器程序代码并保存文案大全实用文档modulemcout5_ljj(M1,M0,CLK,out,c,CLR);inputM1,M0,CLK,CLR;outputc;output[5:0]out;regc;reg[5:0]M,N;reg[5:0]out;always@(posedgeC

7、LKorposedgeCLR)beginif(CLR)beginout<=0;N<=0;endelsebeginN<=M;case({M1,M0})'b00:M<=18;'b01:M<=4;'b10:M<=12;'b11:M<=6;endcaseif(N==M)beginif(out==(M-1))beginout<=0;c<=~c;endelsebeginout<=out+1;endendelsebeginout<=0;c<=0;endendendendmodule文案大全实用文档1、进行综合编译2、新建波形文件文案大全实用文档1、导入引

8、脚2、功能仿真文案大全实用文档1、仿真结果分析当M1M0=00时波形图，此时为模18的加法计数器当M1M0=01时波形图，此时为模4加法计数器当M1M0=10时波形图，此时为模1