基于BU-61580的1553B总线接口设计

《基于BU-61580的1553B总线接口设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

ComputerEngineeringandApplications计算机工程与应用2010，46(35)65基于BU．61580的1553B总线接口设计周远林1，吴忠1，丑武胜2ZHOUYuan-1inl，WUZhon91，CHOUWu—shen921．北京航空航天大学仪器科学与光电工程学院，北京1001912一E京航空航天大学机器人研究所。北京1001911．SchoolofInstrumentationScienceandOptoeleetroniesEngineering，BeihangUniversity，Beijing100191，China2．RoboticsResearchInstitute，BeihangUniversity，Beijing100191，Ch岫E·mail：ymlqql77@163．comZHOUYuan-lla，Ⅵ哪Zhong，CHOUWu4heng．Deslgnof1553BbusinterfacebasedouBU-61580．ComputerEuglneer-lagandAppHeaflons．2010．46(35)：65-68．Abstract：Anefficientdesignof1553BbusinterfaceisproposedbasedOBprotocolchipandDSPcon岔oller．TheproposeddesignusesBU-61580astheprotocolchipandTMS320F2812ashostprocessor，andinterfacesthemwithminimalgluelog-ic．AccordinglyCPLDwhichWa$introducedaSlogicintegrationisnotneeded．Thisinterfacenotonlyisreal—time，highlyroll-able，butalsohascompacthardwarestructures．Itismsmdandverifiedatremotetc卿ninalmodeasa血illustrationintheend．Keywords：1553Bbus；interfacedesign；protocolchip；DigitalsignalProcessor(DSP)；rtYmotetermhlal摘要：为提高1553B总线接口的实时性并简化接口逻辑，从总线接口的应用需求出发，设计了一种基于专用接口芯片和DSP控制器的1553B总线接I：／。谈接口采用BU·61580作为协议引擎，采用TMS320F2812作为主处理器，只有少量的粘舍逻辑。元需CPLD印可完威无缝衔接。该接口实时性好，可靠性高，硬件电路简单。以远程终端模式为例，对设计的1553B总线接口进行了测试验证。关键词：1553B总线；接口设计；协议芯片；数字信号处理器：远程终端DOh10．3778／j．iaan．1002·8331．2010．35．019文章编号：1002．8331(2010)35．0065-04文献标识码：A中图分类号：TP336MIL．STD一1553B是由美国在20世纪70年代提出的飞机内部电子系统联网标准，由于具有可靠性高、实时性好、使用灵活等优点，不但广泛应用于飞机、导弹、卫星、舰艇、坦克等航空、航天、兵器领域，而且逐渐扩展到地铁交通控制等民用领域u_21。在采用1553B总线的综合系统中，每一个分系统都必须具有1553B总线接口才能完成分布式通信任务唧，因此。1553B总线接口设计的重要性不言而喻。市面上常见的1553B接口板卡，多用于测试和仿真场合，板卡本身不具备独立的通信管理功能．而是通过PCI、CPCI等接口连接到上位机内，由上位机软件控制板卡工作，适合作为总线控制器(Bc)或监测终端(MT)。当用作远程终端(RT)时，除非终端系统采用具有PCI／CPCI总线的嵌入式计算机结构，否则现有PCI、CFCI接口板卡就显得不太适用。工程应用上通常要根据任务需求，专门开发具有主处理器的接口电路。该接口一般由总线协议处理器、主处理器以及粘合逻辑组成。总线协议处理器通常采用专用接口芯片，用来实现协议层的处理。目前使用较为广泛的接口芯片是DDC公司的ACE系列芯片，其中尤以BU-61580最为著名。BU．61580是一种全集成化多协议接口芯片，由两个低功耗的双端收发器、协议逻辑、存储器管理逻辑、处理器接口逻辑及4K．x16内置共享静态RAM以及直接面向主处理器的缓存接口组成。该芯片集成了BC／RT／MT功能，具有灵活的存贮器，主处理器接口，可扩展64Kxl6外部RAMt41。总线接口的主处理器可以采用8位／16位／32位单片机、ARM、DSP或CPU。文献[5J、文献【6】和文献【3]所设计的总线接口就分别采用了以上三种不同的处理器作为控制核心。由于具有更快的运算处理能力和更强的控制功能，DSP作为主处理器有着明显的优势川。文献【3】选用的是n公司推出的新一代32位定点DSP控制器TMS320F2812(以下简称F2812)。该DSP主频达150MHz．具有可灵活配置的16位非复用扩展总线接口‘tl，能实现与BU．61580的无缝连接。同时，具有丰富的外设和通信接I：1，可用于同上位机或子系统通信，实现诸如继电器控制子系统上电等功能。因此，特别适合作为接口电路的控制核心。本文从强调实时性和简化接口逻辑角度出发，采用BU-61580作为协议引擎，以F2812为主处理器。设计实现基金项目：国家自然科学基金(n"NationalNaturalScienceFoundationofChinaund盯GrantNo．60775051／10772011)。作者俺介：周远林(1985．)．男，硕士研究生．主要研究领域为航天器控制系统技术。伺服控制技术；吴忠(1970．)，男，教授，博士生导师，主要研究领域为航天器控制技术．伺服控制技术；丑武胜(1969．)。男，教授，博士生导师。主要研究领域为机器人控制技术，伺服控制技术。收稿日期：2010．07．26謦回日期：2010-08-24 万方数据662010。46(35)ComputerEngineeringandApplications"计算机工程与应用匝固乱K翌墨划lB16-BkBusAkD15．Do>POLARITY——SEL16绣oSCJB}lIDIR～∞sc．VHSSFLA0‘eCANlXAll．XA0A11．A0>SELECT+ADDRLATXZCSONl‘ISTRBD*ZER0WAIT+TM$320XAl2MEM脏G’F2812XRfW’RD／WR’ACE+5XREADY卅READYD’而翮—、、JX【NTlⅢT+百iT—●(RTAD4．RTADOII／0+5V卜w一—LTRANsPAREN邢uMFFSETRECLDR。RTADP-亨r-ITAG_cLK：=占r圈1BU-61580与控期核心硬件接口1553B总线接口。该接口只有少量的粘合逻辑，无需CPLD即可完成无缝衔接。文中给出了硬件电路的具体设计和RT模式下接口程序的编写方法，最后对设计的总线接口进行了通信测试验证。l硬件电路设计1553B总线接口硬件电路包括处理器接口电路和总线耦合电路，以下分别从处理器接口电路、地址映射、电平兼容处理以及总线耦合电路四方面进行具体设计。1．1处理器接口电路接口电路以F2812为控制核心，与协议引擎BU一61580及外围辅助电路构成微计算机系统。BU．61580工作在16位缓冲、非零等待模式下，相应的配置管脚应正确设置为高电平或低电平：“16／8BIT*”、“ZEROWAIT*”、“POLAR”接高，“TRANS队RENT／BUFFERED∥接低。5位终端地址RTAD4~RTAD0及校验位RTADP可由跳线设定。F2812与BU-61580间的硬件接口如图1所示。1．2地址空间映射F2812外部存储区域0跟区域l共享一个片选信号XZCSOANDI*，将其作为BU．61580的STRBD*与SELECT*使能信号，地址线A12用作寄存器／共享RAM的选择，此时BU．61580内部空间在F2812上区域o／1内是重复映射的：寄存器映射到区域0／1的低4K地址空间0x2000,,,0x201F／0x4000．-0x401F；共享RAM映射到高4K地址空间0x3000,-,0x3FFF／Ox5000--0x5FFF。需要注意的是，根据主处理器对BU．61580的访问时序要求，两次访问之间应保证最大30nS的时间间隔。从硬件设计角度考虑，可由F2812的XWE*、XRD*及XZCSOANDl+产生BU．61580的选通信号(XWE*·XRD*+XZCSOANDl‘)，再通过适当配置区域0／l访问时序的跟踪周期数设定两次连续访问的间隔。但由此增加了逻辑译码。本文从简化接I=I逻辑角度出发，直接使用XZCSOANDI*作为选通信号，将从软件设计上解决访问时间间隔问题。1．3电平兼容处理BU-61580是5V器件，而1：2812是3．3v器件，混合供电的系统需要注意电平兼容性问题。F2812的Io管脚输出为3．3VCMOS电平，耐压范围一0．3．4．6V。由于逻辑电平匹配，因此DSP的输出信号可以直接驱动BU．61580管脚；但因DSP不能承受5V输入电压，因此BU．61580输出给DSP的信号需要采用能够承受5V输入的3．3v器件进行电平隔离。具体信号连接处理如下：(1)接口电路的16位数据总线为双向传输。使用电平转换芯片74LVTHl6245实现逻辑电平兼容。74LVTHl6245是TI公司生产的16位3态总线收发器，3．3V供电，可耐压5．5V输入。数据传输方向由DSP的XD／W*信号控制。(2)DSP访问BU一61580用到的13位地址总线、片选XZCSOANDI*和读写XD／W*信号，可直接连接到BU-61580。(3)BU．61580产生的握手信号READYD*同F2812的XREADY输入逻辑相反，需用非门进行逻辑粘接。采用的74LVT04是6反相器，3．3V供电，输入端可承受电压范围旬．5一+7．0V，此处用来实现逻辑反相和电平隔离。’以上所有电平隔离器件引起的信号延迟均小于5ns，故不影响处理器对BU．61580的访问时序。1．4总线耦合电路BU．61580与1553B总线的连接如图2所示。接口芯片采用了BU．61580S3．110，+5V单电源供电，与之对应的直接耦合，变压器耦合变压器，选用HOLT公司的PM．DB2725，变压比I：2．5／1：1．79。A／B通道可通过跳线选择直接耦合或变压器耦合的方式与总线进行耦合。直接耦合方式下短截线(Stub)的长度应不超过0．3m，变压器耦合允许最大长度为6m。E口RXAE“RXAB【卜61580S3Tx很X^_玎【很XATRANSFORMER图2BU-61580S3与1553B总线的栩合电路BAB 万方数据周远林，吴忠，丑武胜：基于BU一61580的1553B总线接口设计2010，46(35)672软件接口设计F2812通过握手方式访问BU．61580，并响应其中断申请。F2812上电初始化时需要进行相应配置：采样握手信号并设为同步模式；中断输入xINTl配置为下降沿触发。考虑到BU．61580的访问时序要求，接口程序编写时采用NOP指令间断F2812对BU．61580的连续访问，以保证两次访问之间具有不小于30嬲的时间间隔，防止读写失败。随着BU-61580软件复位完成，通过配置相应寄存器和初始化内部共享RAM。接口芯片进入BC、RT或MT模式，此后软件的工作类似，主要是填充和读取接口芯片RAM空间。以下重点讨论RT模式时终端接口程序的编写。主程序对1553B信息的处理采用中断处理方式。软件流程如图3所示。2．1接口芯片的复位及初始化电路上电后，首先会保持MSTCLR*置低一段时问，使BU-61580硬件复位。此后F2812可通过设置启动馒位寄存器．对BU．61580进行软件复位。对于RT模式，初始化内容包括配置相应寄存器，初始化相应子地址查询表及子地址控制字，设置非法指令区等。具体流程如下一，：(i)设置启动／复位寄存器，软件复位接口芯片。(2)设置配置寄存器3最高位。进入增强模式。(3)设置中断屏蔽寄存器，使能子地址控制字中断(可根据远程终端通信需要，选择使能不同中断类型)。(4)设置配置寄存器2，进入增强型RT存储管理模式，使能接收子地址双缓冲，使能忙位查询表，设置低电平中断并使能中断状态寄存器自动清零。(5)设置配置寄存器3，使能增强型模式命令操作。(6)初始化堆栈区。清零用于存放消息块状态字的地址空间，并初始化堆栈指针使之指向栈顶。(7)初始化模式码中断表。(a)主程序流程图(8)初始化子地址查询表，为节约存储空间，对未使用的子地址，可分配一个共用存储区。发送、接收可指定为同一数据块，或发送、接收各指定一个数据块。(9)设置子地址控制字，为每一个子地址指定中断条件和消息存储模式。(10)初始化于地址忙位表，在系统完成初始化前，可全部设成“忙”。(II)设置非法指令区。(12)最后设置配置寄存器l。进入RTI作方式，至此完成配置，开启RT。在完成接口芯片初始化后，当RT的子系统通过上电自检，处于工作状态后，主处理器将子地址忙位表中的接收部分清零，此后终端处于在线状态，可实时响应BC控制器发出的消息命令并接收和下发总线数据。2．2终端设备接收数据过程当BU．61580收到来自1553B总线的与本地址相关的消息时，若符合中断条件，将向F2812申请中断，由F2812进行消息处理。中断处理程序中F2812首先读取BU．61580的中断状态寄存器．判断是否干扰引起的误中断；读消息描述符中的消息块状态字，判断是否非法指令；读RT状态字寄存器，判断是否子地址忙。最后读消息描述符中命令字的T瓜·位，判断收发。当判断为接收命令时，根据消息描述符中的数据块指针．找到接收数据块并保存数据至F2812，接收数据包个数加1，退出中断。主程序中判断接收数据包个数不为零时，将接收数据包个数清零，同时按约定执行接收到的数据所定义的指令并将数据发送至子系统。2．3终端设备上传数据过程由于RT不具有发起总线消息的权限，形如RT---,BC、RT一图31553B接口程序诫程图(b)中断程序流程图 万方数据682010，46(35)ComputerEngineeringandApplications计算机工程与应用RT以RT作为数据源的消息格式的组织，即RT上传数据的过程。相比接收数据较为复杂。总线控制器组织传输的消息，分为周期性消息和非周期性消息嘲。对RT子系统周期性上传的数据，主处理器首先将数据填充至BU-61580内相应子地址发送数据缓冲区，设置发送数据包个数，并将对应的子地址“发送忙”位清零，等待BC取走数据。当对应的子地址产生发送中断时，表明数据已完成上传，主处理器在中断处理程序中将发送数据包个数减1并在个数为零时将“发送忙”位重新置“1”．用于告诉BC当前时刻RT子系统没有更新数据。对于非周期性消息，BC在原有周期性消息的间歇，增加要求RT发送矢量字的模式命令。如BC以低于10Hz的频率向RT发送询问指令，被查询的RT若有事件请求，就将矢量字置位，BC根据RT发送的矢量字来组织消息，处理该事件。RT在判断事件请求被响应后，则将矢量字复位。1553B总线系统着重强调系统的实时性、高可靠性以及故障诊断和管理功能。如何对传输的消息块进行合理组织。是BC端传输层软件设计优化重点讨论的内容oD】，在此不赘述。3总线接口的实验测试与验证按照上文所述方法设计实现的1553B总线接口电路实物如图4所示。板上除1553B总线接口外，还有经光耦隔离的数字I／O、利用PWM实现的D／A输出以及SCI、SPI、CAN总线口，可实现1553B—scI／s刚cAN总线通信转接和子系统管理等功能。为验证设计的可行性，使用某型号PCI--1553B接口板卡，配合上位机作为总线控制器，对该总线接口实现的远程终端进行通信测试。考虑到实际1553B总线的搭建成本较高，因而测试时采用了“仿真总线”的连接形式．即将BC、RT的总线信号线直接连接，并在两根差分信号间跨接与总线端接电阻等效阻值的电阻。具体参见手册[3]中相关内容。图41553B总线接u电路如图5所示．使用接口板卡的上位机软件组织通信测试，内容包括模式命令终端控制和数据收发测试，具体流程如下：(1)沿A通道发送模式命令“复位终端”。(2)沿A通道发送模式命令“发送状态字”，确认终端返回状态字；再一一向所有其他终端地址发送模式命令“发送状态字”，确认当前终端不响应(软件界面的消息状态显示为“错误”)。(3)沿A通道向终端发送随机测试数据，然后接收所发送的测试数据，比较是否一致。(4)沿B通道重复(1)～(3)操作。·(5)沿A通道发送模式命令“关闭发送器”，再沿B通道发送模式命令“发送状态字”，确认B通道发送器已关闭(终端不响应)；再由A通道解锁发送器，确认B通道发送器解锁。(6)由B通道关闭和解锁发送器，确认A通道发送器关闭和解锁操作正确。测试结果显示该远程终端能正确响应接口板卡发出的控制命令，并能实时接收和上传数据。目前该总线接口实现的远程终端已成功应用到某项目中并初步完成验收。在同测试设备的多次联机调试中，RT终端系统与BC总线控制板卡之间实现了高效、可靠的数据通信。lit51553B总线接u喇试4结论本文从分析1553B总线接口的应用需求出发，总结现有总线接口设计思路，对基于DSP和专用接口芯片的1553B总线接口进行了简化设计。以F2812为控制核心，利用Bu．61580作为协议处理器设计的1553B总线接口实时性好。可靠性高，硬件电路简单．应用范围广。文中给出的硬件电路设计方法和接口程序编写流程，对1553B总线接口设计具有普遍的借鉴意义。参考文献：fl】1罗志强．航空电子综合化系统【M】．北京；北京航空航天大学出版社．1990：3-10，【2]2熊华钢，周贵荣．李峭．机载总线网络及其发展册．航空学报，2006，27(6)：1135．1144．【3】3郑先成．张国俊，张晓斌．基于TMS320F2812和DsP，BIOS的1553B总线接口设计们．测控技术，2008，27(7)：53．55．【4]DDC。ACE／Mini-ACEseriesBC，R：阳叮advancedc,ommunic,ationengineintegrated1553terminal蝴’ggIlide【z]．NewYork：DataDeviceCorp，1999．【5】5邢秀琴，姚竹亭．基于1553B总线的通信接口及其应用明．中北大学学报，2007．28(I)：91．94．【6】邓平科，林宝军，张善从．基于ARM的1553B总线应用[J】．微计算机信息。2006，22(26)：139-141．【7】林强。熊华钢，张其善DSP在1553总线接口技术中的应用[J】馓计算机应用。2004，25(3)：339．342．[8】苏奎峰，吕强，耿庆锋，等．TMS320F2812原理与开发D川．北京：电子工业出版社．2005．[9】郭泽仁．1553B总线系统优化及可靠性设计【J】山东理工大学学报：自然科学版，2008，22(1)：67-70．[10】胡继荣．1553B总线消息驱动表的优化方法研究m．飞机工程．2002(2)：20—24． 基于BU-61580的1553B总线接口设计作者：周远林，吴忠，丑武胜，ZHOUYuan-lin，WUZhong，CHOUWu-sheng作者单位：周远林,吴忠,ZHOUYuan-lin,WUZhong(北京航空航天大学,仪器科学与光电工程学院,北京,100191)，丑武胜,CHOUWu-sheng(北京航空航天大学,机器人研究所,北京,100191)刊名：计算机工程与应用英文刊名：COMPUTERENGINEERINGANDAPPLICATIONS年，卷(期)：2010,46(35)参考文献(10条)1.罗志强.航空电子综合化系统[M].北京:北京航空航天大学出版社,1990:3-10.2.熊华钢,周贵荣,李峭.机载总线网络及其发展[J].航空学报,2006,27(6):1135-1144.3.郑先成,张国俊,张晓斌.基于TMS320F2812和DSP/BIOS的1553B总线接口设计[J].测控技术,2008,27(7):53-55.4.DDC.ACE/Mini-ACEseriesBC/RT/MTadvancedcommunicationengineintegrated1553terminaluser'sguide[Z].NewYork:DataDeviceCorp,1999.5.邢秀琴,姚竹亭.基于1553B总线的通信接口及其应用[J].中北大学学报,2007,28(1):91-94.6.邓平科,林宝军,张善从.基于ARM的1553B总线应用[J].微计算机信息,2006,22(26):139-141.7.林强,熊华钢,张其善.DSP在1553总线接口技术中的应用[J].微计算机应用,2004,25(3):339-342.8.苏奎峰,吕强,耿庆锋,等.TMS320F2812原理与开发[M].北京:电子工业出版社,2005.9.郭泽仁.1553B总线系统优化及可靠性设计[J].山东理工大学学报:自然科学版,2008,22(1):67-70.10.胡继荣.1553B总线消息驱动表的优化方法研究[J].飞机工程,2002(2):20-24.本文链接：http://d.g.wanfangdata.com.cn/Periodical_jsjgcyyy201035019.aspx