电子设计竞赛培训数字电路

《电子设计竞赛培训数字电路》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子设计竞赛培训数字电路黄正华2013年8月1.组合逻辑电路2.锁存器与触发器3.时序逻辑电路4.脉冲波形的变换与产生5.EDA设计一、组合电路的特点=F0（I0、I1…,In-1）=F1（I0、I1…,In-1）=F1（I0、I1…,In-1）1.逻辑功能特点电路在任何时刻的输出状态只取决于该时刻的输入状态，而与原来的状态无关。2.电路结构特点(1)输出、输入之间没有反馈延迟电路(2)不包含记忆性元件(触发器)，仅由门电路构成I0I1In-1Y0Y1Ym-1组合逻辑电路1.组合逻辑电路二、组合电路逻辑功能

2、表示方法真值表，卡诺图，逻辑表达式，时间图(波形图)三、组合电路分类1.按逻辑功能不同：加法器比较器编码器译码器数据选择器和分配器只读存储器2.按开关元件不同：CMOSTTL3.按集成度不同：SSIMSILSIVLSI典型组合逻辑集成电路真值表，功能表编码器：2n→n普通编码器/优先编码器使能端CD4532：8－3线优先编码器译码器/数据分配器：n→2n译码器扩展：正确设置使能端逻辑函数用译码器实现：译码器输出端为输入函数最小项74X138：2－4线译码器74X139：3－8线译码器数据选择器MUX地址选择

3、端－n、输入数据源端－2n，输出端－单/互补数据选择器扩展逻辑函数发生器：类似译码器数据选择器输出端为地址选择端最小项与各输入数据源端乘积之和74HC151：地址选择端－3、数据源端－8数值比较器3个输出端：FA>B，FA

4、加法器74LS182：超前进位产生器减法器正数用原码表示，负数用补码表示用加法器实现74HC181：集成算术/逻辑单元ALU通过选择端实现各种不同功能两片3线–8线4线-16线Y0Y7Y8Y1574LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTA高位Y7A0A1A2A374LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTA低位Y710工作禁止有输出无输出1禁止工作无输出有输出07815三片3线-8线5线-24线（1）（2）（3）输出工禁禁禁工禁禁禁工00011011

5、禁禁禁全为174LS138(1)Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTAY0Y7Y774LS138(3)Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTAY16Y7Y2374LS138(2)Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTAY8Y7Y15A0A1A2A3A4………………1两片8选1（74151）16选1数据选择器A2A1A0A3D15D8≥1Y1S74151(2)D7A2D0ENA0A1YY2……D7D074151(1)D7A2D0ENA0A1SYY1……低

6、位高位0禁止使能070D0D7D0D71使能禁止D8D150D8D15用MSI实现组合逻辑函数1.用数据选择器实现组合逻辑函数一、基本原理和步骤1.原理：选择器输出为标准与或式，含地址变量的全部最小项。例如而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。4选18选12.步骤(1)根据n=k-1确定数据选择器的规模和型号(n—选择器地址码，k—函数的变量个数)(2)写出函数的标准与或式和选择器输出信号表达式(3)对照比较确定选择器各个输入变量的表达式(4)根据采用的数据选择器

7、和求出的表达式画出连线图2.用二进制译码器实现组合逻辑函数一、基本原理与步骤1.基本原理：二进制译码器又叫变量译码器或最小项译码器,它的输出端提供了其输入变量的全部最小项。任何一个函数都可以写成最小项之和的形式…74LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTAY72.基本步骤(1)选择集成二进制译码器(2)写函数的标准与非-与非式(3)确认变量和输入关系(4)画连线图毛刺很窄，因此常在输出端对地并接滤波电容C，或在本级输出端与下

8、级输入端之间，串接一个积分电路，可将尖峰脉冲消除。但C或R、C的引入会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。三、竞争－冒险现象的消除1.接入滤波电容法加滤波电路排除冒险毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封锁，待电路进入稳态后，再加选通脉冲使输出门电路开门。这样可以抑制尖峰脉冲的输出。该方法简单易行，但选通信号的作用时间和极性等一定要合适。2.引入选通脉冲法利用选通脉冲克服冒险选