片机原理及其接口技术第8章

片机原理及其接口技术第8章

ID:39830305

大小:476.00 KB

页数:45页

时间:2019-07-12

片机原理及其接口技术第8章_第1页
片机原理及其接口技术第8章_第2页
片机原理及其接口技术第8章_第3页
片机原理及其接口技术第8章_第4页
片机原理及其接口技术第8章_第5页
资源描述:

《片机原理及其接口技术第8章》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第8章16位单片机简介主要内容:在MCS-51单片机基础上以8096为例简单介绍了16位单片机MCS-96的基本组成、结构、指令系统,目的在于抛砖引玉,为读者今后学习和应用16位单片机奠定基础。重点是16位单片机的特色(如:高速输入与高速输出、脉冲宽度调制PWM输出、模拟输入等)。难点是16位单片机与8位单片机的比较,在掌握8位单片机基础上较快地掌握16位单片机的应用。8.1概述MCS-96系列单片机与MCS-51系列单片机相比较,软、硬件资源远比较丰富,CPU采用寄存器——寄存器结构,提高了操作速度和数据

2、吞吐能力;具有更快的运算速度,更多的外围子系统,更高效的指令系统,在89C196KC以后的芯片中,增加了一个外设事务服务器PTS,专门用于处理外设中断事务,大大减少了CPU的软件开销。MCS-96系列单片机的主要特点包括以下几个方面:(1)16位CPU,具有高速处理能力,没有累加器,采用寄存器——寄存器结构,具有232字节的寄存器阵列;(2)具有高效的指令系统,大大提高了编程效率;(3)4/8通道的10位A/D转换器;(4)脉宽调制PWM输出装置;(5)全双工的串行口,并有专门的波特率发生器;(6)高速的I

3、/O系统;(7)5个8位的I/O端口;(8)可编程的8个优先级中断源;(9)16位监视定时器;(10)可动态配置的总线;(11)ROM/EPROM的内容可加密;(12)2个16位的定时器/计数器,4个16位的软件定时器。应用范围:应用于自动控制系统、测试系统、智能仪器、外设控制器、家用电器等。8.2MCS-96单片机的内部结构与引脚8.2.1CPU结构与引脚1.型号与封装形式作为系列产品,MCS-96有不同的型号和封装形式。MCS-96系列产品包含2个子系列:8096和8096BH,8096BH兼容8096

4、,但前者在性能上比后者更强,MCS-96系列的各型号产品如下表所示。MCS-96共有DIP,PGA,PLCC,LCC四种不同的封装形式。图(a)、(b)分别给出了DIP、PLCC形式的封装图。(a)MCS-96单片机DIP封装形式(b)MCS-96单片机PLCC封装形式2.引脚功能68引脚的MCS-96的各引脚功能分别说明如下:VCC:主电源电压(+5V)。VSS:数字地。VPD:RAM备用电源引脚(+5V)。VREF:A/D转换器的基准电源,也是其模拟部分的电源(+5V)。ANGND:A/D转换器的参考模

5、拟地,通常与Vss端同电平。VBB:由片内的反偏置发生器发出的衬底电压。XTAL1:振荡器中反相器的输入和内部时钟发生器的输入。XTAL2:振荡器中反相器的输出。CLKOUT:内部时钟发生器的输出端,其频率为1/3振荡频率。:复位输入端,在此引脚保待2个状态周期以上的低电平信号,将使芯片复位。TEST:输入为低时,可选通工厂测试方式。正常工作时,应把此脚接到Vcc。NMI:非屏蔽中断信号输入。INST:当对外部存储器进行读操作时,此引脚输出为高,表示是取指周期。ALE:地址锁存允许输出。:对外部存储器的读信

6、号输出。:对外部存储器的写信号输出。:外部存储器总线的高字节允许信号输出。READY:加长存储器周期的输出控制信号。HSI.0~HSI.3:高速输入单元的输入信号。HSO.0~HSO.5:高速输出单元的输出信号。P0.0~P0.7:8位高阻抗输入口。可作为8位数字量输入口,也可以作为片内A/D转换器的8个模拟量输入信号线。当对片内EPROM编程时,另有定义。P1.0~P1.7:8位准双向I/O口。P2.0~P2.7:8位多功能口,其中,6条引脚分别与RXD,TXD,EXTINT,T2CLK,T2RST,PW

7、M功能线复用。P2.6和P2.7为准双向口线,当对片内EPROM编程时,另有定义。P3.0~P3.7,P4.0~P4.7:均为具有漏极开路输出的8位双向I/O口。这些引脚可用做多路转换的地址/数据总线,它们具有内部上拉功能。当对片内EPROM编程时,另有定义。3.MCS-96系列结钩特点MCS-96系列16位单片机内部结构如下图所示。8096CPU是由寄存器、算术逻辑单元(RALU)、寄存器阵列、指令寄存器、控制单元、地址译码寄存器等部分组成。其最大特点是RALU直接对232字节寄存器阵列及专用寄存器进行各

8、种算术逻辑操作,而没有采用常规的累加器结构,从而加速了数据的处理能力,提高了CPU的吞吐能力。同时,由于可通过专用寄存器来直接控制I/O口,加速了I/O过程。(1)CPU总线CPU内部的寄存器阵列通过一个控制器和2条总线(8位的A-BUS和16位的D-BUS)与RALU相连。D-BUS只用于RALU与寄存器之间传送数据,而A-BUS用做上述传送过程中的地址总线。当CPU访问片内、外存储器时,A-BUS可作为多路转

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。