数字逻辑课程设计报告材料——多路彩灯控制器

《数字逻辑课程设计报告材料——多路彩灯控制器》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、标准文档数字逻辑课程设计报告——多路彩灯控制器学院名称：电子工程学院学生姓名：崔欢（13）专业名称：集成电路设计与集成系统班级：电路1102实习时间：2013年6月3日——2013年6月14日实用文案标准文档多路彩灯控制器的设计一、课程设计题目（与实习目的）（一）、题目：多路彩灯控制器（二）、实习目的：1．进一步掌握数字电路课程所学的理论知识。2．熟悉几种常用集成数字芯片的功能和应用，并掌握其工作原理，进一步学会使用其进行电路设计。3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。4．培养认真严谨的工作作风和实事求是的工作态度。

2、5．锻炼动手能力，排错能力。二、任务和要求实现彩灯控制的方法很多，如EPROM编程、RAM编程、单板机、单片机等，都可以组成大型彩灯控制系统。因为本次实习要求设计的彩灯路数较少，且花型变换较为简单，故采用移位寄存器型彩灯控制电路。（1）彩灯控制器设计要求设计一个8路移存型彩灯控制器，基本要求：1.8路彩灯能演示三种花型（花型自拟）；2.彩灯用发光二极管LED模拟；选做：实现快慢两种节拍的变换。（2）课程设计的总体要求1．设计电路实现题目要求；2．电路在功能相当的情况下设计越简单越好；3.注意布线，要直角连接，选最短路径，不要相互交叉；4.注

3、意用电安全，所加电压不能太高，以免烧坏芯片和面包板。三总体方案的设计整体电路分为四个模块，第一个模块时钟信号的产生；第二个模块实现节拍控制；第三个模块实现花型的控制；第四个模块实现实现花型的演示。这种方案将整个设计电路的功能模块化，设计思想比较简单。元件种类使用少，且都较熟悉易于组装电路。这么设计的出发点是：电路设计模块化，易于检查电路，对后面的电路组装及电路调试都很方便，花型控制电路简单，花型也比较简单。主体框图如下：实用文案标准文档时钟信号CP电路：用555芯片产生CP脉冲。节拍控制电路：节拍变化由151八选一数据选择器完成，节拍的快慢

4、变化可由74双上升沿D触发器完成，它可实现二分频。花型控制电路：由161，4位二进制同步计数器完成；花型演示电路：由194双向移位寄存器完成（可左移右移完成花型变化）；四单元电路的设计1.设计所使用的元件及工具：74LS161（四位二进制同步计数器）----------------------------2个；74LS194（移位寄存器）-----------------------------------2个；74LS151（八选一数据选择器）--------------------------------1个；74LS74（双D触发器）

5、---------------------------------------1个；74LS00（四二输入与非门）----------------------------------2个；74LS04（六非门）-------------------------------------------1个；555---------------------------------------------------1个；发光二极管------------------------------------------------8个；电容：4.7μf-

6、---------------------------------------------1个；0．01μf-----------------------------------------------1个；电阻：150kΩ---------------------------------------------------------------------1个；100Ω----------------------------------------------4个；4.7kΩ-------------------------------

7、-----------------1个；实验板一块；万用表一个;钳子一个；导线若干。2.各个单元电路（1）时钟信号电路由一片555加上适当电容及电阻实现。电容取：4.7μf10nf电阻取：150kΩ4.7kΩ电路图如下：实用文案标准文档（2）节拍控制电路由一片151和一片74级联实现。整体上实现脉冲频率的变换，即交替产生快慢节拍。令74的Vcc，CLR，PR都接高电平，将^Q的输出接到D端，Q端的输出接到151的D1端。令151的B,C,G’,GND接低电平，Vcc接高电平，D0接时钟信号的CP脉冲，A端接由花型控制电路的QG输出。所以Y端

8、的输出就为：Y=CP·^A+Q·A(Q是74D触发器的输出端)由D触发器具有记忆功能，记录上一个状态，所以在每一个CP脉冲的上升沿，Q输出为上一次的记录（即一个脉冲）。也就比时钟