数据采集与智能仪器大作业

《数据采集与智能仪器大作业》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、武汉理工大学数据采集与智能仪器大作业姓名班级电子信息工程学号《数据采集与智能仪器》课程考核（大作业）武汉理工大学信息学院参考书赵茂泰《智能仪器原理及应用》（第三版）电子工业出版社程德福《智能仪器》（第二版）机械工业出版社第1章概述本章要求掌握的内容：智能仪器分类、基本结构及特点、智能仪器设计的要点考试题（10分）1智能仪器设计时采用CPLD/FPGA有哪些优点？FPGA/CPLD芯片都是特殊的ASIC芯片，他们除了ASIC的特点之外，还有以下优点：（1）随着VLSI工艺的不断提高，FPGA/CPLD的规模也越来越大，所能实现的功能越来越强可以实现系统集成；（2）FPGA/CPLD的资金投入小，

2、研制开发费用低；（3）FPGA/CPLD可反复的编程、擦除、使用或者在外围电路不动的情况下用不同的EPROM就可实现不同的功能；（4）FPGA/CPLD芯片电路的实际周期短；（5）FPGA/CPLD软件易学易用，可以使设计人员更能集中精力进行电路设计。FPGA/CPLD适合于正向设计，对知识产权保护有利。第2章数据采集技术本章要求掌握的内容：数据采集系统的组成结构、模拟信号调理、A/D转换技术、高速数据采集与传输、D/A转换技术、数据采集系统设计考试题（30分）1设计一个MCS-51单片机控制的程控增益放大器的接口电路。已知输入信号小于10mv,要求当输入信号小于1mv时，增益为1000，而输

3、入信号每增加1mv时，其增益自动减少一倍，直到100mv为止。（15分）评分标准：正确设计硬件电路图（5分）；正确编写控制程序（5分）；完成仿真调试，实现基本功能（5分）；（1）硬件电路图（1）控制程序#include"reg51.h"#include"intrins.h"#defineucharunsignedchar//#defineuintunsignedintsbitcs=P3^5;sbitintr=P3^4;sbitwr=P3^6;sbitrd=P3^7;sbita1=P1^2;sbita2=P1^1;sbita3=P1^0;sbita4=P1^3;sbita5=P1^4;uchar

4、d[4];//延时函数voiddelayms(ucharn){uchari,j;for(i=0;i

5、nop_();rd=0;_nop_();d[1]=P2;rd=1;wr=1;_nop_();wr=0;_nop_();wr=1;delayms(1);//读取转换后的值P2=0xff;rd=1;_nop_();rd=0;_nop_();d[2]=P2;rd=1;while(1){if(d[0]d[2])returnd[1];d[0]=d[1];d[1]=d[2];wr=1;_nop_();wr=0;_nop_();wr=1;delayms(1);//读取转换后的值P2=0xff;rd=1;_nop_();rd=0;_nop_();d[2]=P2;rd=1;}}voidm

6、ain(){uchara;a4=0;a5=0;a=adctrans();while(1){wr=1;_nop_();wr=0;_nop_();wr=1;delayms(1);//读取转换后的值P2=0xff;rd=1;_nop_();rd=0;_nop_();d[4]=P2;_nop_();rd=1;if(d[4]>a)a=d[4];if(a<=25){a1=0;a2=0;a3=0;}elseif(a<=51){a1=1;a2=0;a3=0;}elseif(a<=76){a1=0;a2=1;a3=0;}elseif(a<=102){a1=1;a2=1;a3=0;}elseif(a<=127){

7、a1=0;a2=0;a3=1;}elseif(a<=153){a1=1;a2=0;a3=1;}elseif(a<=178){a1=0;a2=1;a3=1;}elseif(a<=204){a1=1;a2=1;a3=1;}elseif(a<=229){a1=1;a2=1;a3=1;a4=1;}elseif(a<=255){a1=1;a2=1;a3=1;a4=0;a5=1;}}}（1）仿真调试输入为0.